Silicon Labs ha ampliado su cartera líder en la industria de sincronización de soluciones PCI Express (PCIe) con uno nuevo y dos de salida de los generadores de reloj PCIe que ofrecen el menor tamaño y la potencia más bajas del mercado.
Diseñado para cumplir con las estrictas especificaciones de la Generación PCIe normas 1/2/3, el reloj de generador de circuitos integrados objetivo de consumo de alto volumen Si52111 y Si52112, integrados, comunicaciones y aplicaciones empresariales donde el espacio de tabla, el consumo de energía y el costo del sistema son preocupaciones críticas.
Generadores de reloj Si5211x Silicon Labs 'son adecuados para los productos con limitaciones de espacio, potencia sensibles electrónicos de consumo como cámaras digitales que requieren conectividad PCIe estándar de la industria.
Dirigiéndose a los pequeños requisitos de factor de forma de estas aplicaciones de consumo, los relojes están disponibles en una 3 mm x 3 mm 10 pines paquete TDFN - el paquete más pequeño disponible en el mercado de temporización PCIe. Estos generadores de reloj ultra-bajo consumo ofrecen hasta ocho veces menor consumo de corriente (menos de 15 mA) que los dispositivos de la competencia, por lo que es más fácil para los diseñadores para cumplir con las regulaciones de energía verde al tiempo que mejora la fiabilidad del sistema.
Los dispositivos también cumplen con los requisitos de fluctuación de fase PCIe con hasta un margen del 50 por ciento, lo que permite una tasa de error de bit más bajo para mejorar aún más la fiabilidad.
Además de ofrecer un ahorro de energía y la mejora de los márgenes jitter, los generadores de reloj Si5211x utilizan una innovadora tecnología push-pull búfer de salida.
En comparación con las soluciones existentes, los generadores de reloj Si5211x PCIe integrar todas las terminaciones y resistencias de referencia en el chip, eliminando la necesidad de componentes externos adicionales. Estos dispositivos altamente integrados están diseñados para ayudar a los diseñadores de sistemas a reducir la lista de materiales, requerimientos de espacio de mesa y la complejidad del diseño.
La mayoría de las soluciones de la competencia requieren hasta cuatro resistencias por ciclo de reloj de salida, así como una resistencia de referencia de la fuente de corriente. Como beneficio adicional, la integración en un chip de estas resistencias permite al diseñador para diseñar una línea de transmisión limpia de la salida del Si5211x IC a la entrada del receptor, simplificando diseño de la placa y la eliminación de discontinuidades en las líneas de transmisión de reloj que de lo contrario puede degradar la integridad de la señal.
"La adopción del estándar de interfaz PCIe de aplicaciones más allá de almacenamiento y servidores de red ha llevado a la necesidad de pequeño tamaño, alta integración y el consumo ultra bajo de energía en soluciones reloj PCIe," dijo Mike Petrowski, vicepresidente y director general de Silicon Labs ' productos de temporización. "Silicon Labs es abordar estos requisitos de las aplicaciones con generadores de reloj de la industria más pequeña y la más baja de energía PCIe disponibles. A pesar de su diminuto tamaño, los Laboratorios de generadores de reloj PCIe Silicon empacar una gran cantidad de funciones integradas en una solución de un solo chip que mejora considerablemente la integridad de la señal ".
No hay comentarios:
Publicar un comentario