Resumen: El diseño de los terminales de pago mayor, pero seguro, se analiza en esta nota de aplicación. Se exponen las dificultades que los fabricantes se enfrentan a PCI-PED PTS certificación y explicar cómo pueden ser abordados y resueltos por el uso de la arquitectura de dos chips, con base en la MAXQ1850.
Este artículo también fue ofrecido en Maxim Financiera Guía de Productos Terminales , 1 ª edición (PDF, 2,4 MB). Una versión similar de este artículo apareció en marzo-abril 2011 cuestión de la CardsNow! Revista Asia . Tarjeta de transacciones basadas en se han disparado, con más de 110 millones a nivel mundial en 2009. Esta expansión tiene varias causas. Cada vez más planes de pago de la garantía global de una amplia aceptación, y las tecnologías disponibles y los esfuerzos de estandarización están haciendo transacciones más confiable, conveniente y de bajo costo para los comerciantes. Quizás el factor más importante, sin embargo, en el éxito de las transacciones basadas en tarjetas es la creciente confianza de los tarjetahabientes en el sistema de pagos-de la compra inicial, a la de débito, y más allá.
Este artículo también fue ofrecido en Maxim Financiera Guía de Productos Terminales , 1 ª edición (PDF, 2,4 MB). Una versión similar de este artículo apareció en marzo-abril 2011 cuestión de la CardsNow! Revista Asia . Tarjeta de transacciones basadas en se han disparado, con más de 110 millones a nivel mundial en 2009. Esta expansión tiene varias causas. Cada vez más planes de pago de la garantía global de una amplia aceptación, y las tecnologías disponibles y los esfuerzos de estandarización están haciendo transacciones más confiable, conveniente y de bajo costo para los comerciantes. Quizás el factor más importante, sin embargo, en el éxito de las transacciones basadas en tarjetas es la creciente confianza de los tarjetahabientes en el sistema de pagos-de la compra inicial, a la de débito, y más allá.
Nuevas terminales, nuevas tendencias
Terminales financieras se han convertido en el vehículo para la entrega de una serie de nuevos servicios a partir de productos de pago de las empresas. Terminales ya no son simples máquinas de lectura de la tarjeta. Se han convertido en sofisticados dispositivos informáticos capaces de realizar las transacciones, gestión de inventarios, y la ejecución de aplicaciones de negocios. Esta nueva función está claramente indicado por la nueva terminología utilizada para describir las terminales: anteriormente conocido como (POS) de punto de venta de dispositivos, que ahora se llaman los puntos de interacción (POI) de sistemas. Sistemas de punto de interés ahora debe comunicar más rápida y fácilmente (por ejemplo, con USB , Ethernet , Wi-Fi ® o Bluetooth ®). Deben apoyar a varias aplicaciones simultáneamente y manejar una pluralidad de tipos de tarjetas (tarjetas de pago, tarjetas de fidelización, etc.) también ha cambiado son las condiciones de uso. Puntos de interés a veces tiene que operar en ambientes húmedos, ya sea exterior o interior. A menudo son portátiles y ergonómicos, deportivas factores de forma visualmente atractiva, que complementan la imagen del comerciante. Reutilización generalizada de las tecnologías disponibles hace que los terminales de verse y sentirse como los dispositivos de uso diario con el que estamos familiarizados, tales como teléfonos inteligentes , computadoras portátiles y consolas de juegos. Moderna POIs emplear la estética de diseño similares, se muestra rico en características de color, el uso sofisticado de pantalla táctil interfaces, y ofrecen características de conectividad que facilitan su integración en los sistemas de información. La explotación de estas tecnologías de hardware permite la reutilización de software, así, desde fuera de la plataforma de sistemas operativos para pilas de software que permiten la abstracción de las capas de hardware. En general, la reutilización del software acelera el desarrollo, reduce los riesgos de validación, y proporciona más rápida al mercado con menores costes de I + D.
Terminal de Seguridad
La principal diferencia entre los terminales de puntos de interés y dispositivos electrónicos de consumo (CE) es la necesidad de altos niveles de seguridad. El despliegue mundial de tarjetas EMV * significa que las amenazas globales. Los ataques pueden ser ejecutados con rapidez y en el mundo si las contramedidas adecuadas que no están en su lugar. Por otra parte, los gastos incurridos en la realización de un ataque (en términos de herramientas, el tiempo, etc) puede ser mayor debido a que el retorno de la inversión es mayor.Por esa razón, la mayor amenaza para la seguridad es ahora considerado como los sindicatos del crimen. Las características interactivas, múltiples interfaces de comunicación, y servicios avanzados que ofrece complejos terminales financieros de hoy sirven como posibles puertas abiertas para los atacantes. Como respuesta, la coordinación de esfuerzos se han hecho para adaptar los servicios avanzados a los niveles de seguridad necesarios para protegerse de los ataques. La Payment Card Industry Security Standards Council (PCI SSC ) fue fundada por los principales productos de pago-las empresas-American Express, JCB, MasterCard y Visa para estandarizar los esfuerzos de seguridad en toda la industria. (El PCI SSC desarrollado un estándar de seguridad llamado Operación PIN PCI PTS) para definir los requisitos de seguridad de terminales financieros. Anteriormente conocido como el dispositivo de entrada PCI PIN (PCI PED) estándar PCI PTS direcciones de los ataques físicos y lógicos que tratan de extraer los códigos PIN y las claves de encriptación de los sistemas de puntos de interés. Basándose en la experiencia de campo y laboratorio de investigación, PCI PTS exponen los mecanismos de seguridad para cualquier tipo de ataque: la manipulación física, las modificaciones del medio ambiente, los ataques de la interfaz del software, ataques criptográficos, y las amenazas a las políticas de seguridad establecidas por el fabricante (la gestión de claves, la versión sistema de control, organización y gestión de la seguridad). PCI PTS se esfuerza por proteger a los códigos PIN, siempre y cuando se encuentran en formato de texto plano dentro de la terminal, o en su camino a la tarjeta inteligente. Requisitos físicos evitar que los atacantes de la apertura de la terminal y la inserción de un dispositivo de grabación de PIN, de la captura de las emanaciones electromagnéticas cuando se introduce un PIN o transmisión, o de modificar el comportamiento de la terminal. Los requisitos de la lógica de evitar que los atacantes modificar el lector de tarjetas y de tomar el control de aplicaciones que se ejecutan en el terminal, con el propósito de recuperar, de grabación o la transmisión de códigos PIN y otros datos sensibles. Requisitos adicionales salvaguardar la banda magnética (banda magnética) de datos. Todos los requisitos PCI PTS corresponde a una categoría específica de ataque, y se asocia con un nivel mínimo requerido de resistencia, que es representado por un valor numérico que van desde 16 a 35.Para pasar un requisito designado, el terminal de pago debe demostrar una resistencia acorde con el potencial de ataque mínimo, también conocido como el valor de ataque. Este método de ataque valor se inspira en la Biblioteca interpretación conjunta ITSEC para tarjetas inteligentes, y se basa en el conocimiento objetivo, duración del ataque, y el atacante de los recursos y la experiencia. Cada una de estas categorías incluye varios niveles y cada nivel tiene un determinado valor. Al considerar un ataque, la suma de los valores de cada categoría que caracteriza el valor de ataque. Por ejemplo, la categoría de documentación incluye tres niveles: público, restringido y secreto. Si un incidente en particular es un ataque a la documentación restringida, entonces el valor de ese nivel (documentación restringida) se añade a la suma de ataque. Una estimación de la resistencia a cada necesidad se lleva a cabo por un laboratorio acreditado de seguridad, y (la decisión final sobre la aprobación de un terminal, por ejemplo) se mantiene con los miembros del PCI PTS.Debido a que los terminales de pago sean accesibles a los atacantes, PCI PTS especifica los niveles de protección frente a las muchas amenazas a los datos del titular sensibles. PCI PTS no ofrece soluciones a esta exposición, por lo que corresponde a los fabricantes para decidir cómo cumplir con los requisitos de seguridad. Fabricantes de terminales se enfrentan a retos aún más ahora que los requisitos de seguridad de PCI PED 2.1 han sido superados por los de PCI PTS 3.0 (a partir de abril de 2011).
PCI PTS 3.0
Los requisitos de seguridad PCI para terminales de pago contienen mejoras importantes, y se han reforzado para resistir las amenazas más recientes. Por otra parte, su nuevo enfoque fomenta un desarrollo modular que se puede simplificar el negocio de la fabricación.Esta evolución se indica mediante el cambio de terminología de dispositivos de entrada de PIN (PED) al dispositivo de punto de interés, lo que refleja el cambio de uso. Terminales de realizar transacciones financieras, como antes, pero ahora más que eso, y la nueva terminología muestra que los fabricantes PCI SSC ha considerado esta ampliación de las capacidades. Desde el punto de vista del proceso, la certificación se ha simplificado para proponer una sola evaluación que abarque todos los categorías de dispositivos (POS, del PPE, máquinas expendedoras, kioscos), organizado en dos módulos de evaluación obligatoria: requisitos de los dispositivos básicos y los requisitos de integración de dispositivos. Asimismo, se propone dos nuevos módulos de evaluación opcional. Desde el punto de vista de seguridad, los requisitos han sido ligeramente modificada y reforzada según los comentarios de este campo. Los requisitos más importantes han tenido sus valores de ataque aumentado de uno a dos puntos, especialmente los relacionados con la manipulación física (el teclado, banda magnética, y la ranura de la tarjeta). Los valores de costo de ataque ahora oscilan entre los 16 y 35 (frente a 14 y 35 en PCI PED 2.1). Además, la regla para pasar un requerimiento específico es ahora más difícil. La norma anterior sólo exigía que la suma de ataque, preparación y explotación de los valores de ataque igual a un número mínimo, y ahora el valor de ataque-explotar por sí mismo debe tener un mínimo. (La preparación es la fase de identificación en la que el atacante estudia el problema, diseña un método, y las pruebas de su equipo. En la fase de explotación, el atacante va a un lugar público y hace un esfuerzo real para robar datos.) Otros nuevos requisitos claramente la dirección la arquitectura del nuevo Punto de interés y servicios. A modo de ejemplo, el requisito de B17 en cuenta el contexto de múltiples aplicaciones alojadas en el mismo terminal, que refleja completamente la arquitectura de software de los terminales modernos. Otro ejemplo es la creación de los módulos de evaluación opcional nuevo: el módulo de protocolos abiertos trata de la seguridad en redes abiertas / públicas, y por lo general se ocupa de cuestiones de seguridad procedentes de un terminal con conexión IP, similar a las amenazas que enfrentan a diario por un PC. La lectura segura e intercambio de datos (SRED) módulo define los requisitos para la protección de información de tarjetas en el terminal. Tabla 1 se enumeran los requisitos de seguridad más exigentes, así como los requisitos funcionales de un diseño eficiente, terminal rentable. Tabla 1. La seguridad y los requisitos funcionales para PCI PTS
La gestión de los gastos de las medidas de seguridad
Fabricantes de terminales se enfrentan al reto de diseñar potentes, elegantes puntos de interés que cumplan con estrictos requisitos de seguridad. Sin embargo, el desarrollo y mantenimiento experiencia en seguridad interna es una tarea costosa que requiere un equipo dedicado de expertos y de importantes recursos de I + D. Esta carga representa un importante obstáculo a la entrada de los recién llegados, sin embargo, no proporcionan a los fabricantes establecidos con una ventaja competitiva. La certificación de seguridad, después de todo, es obligatorio para todos los terminales de pago. Normalización cual ha creado un mercado para los módulos de seguridad de los vendedores comerciales especializados. Debido a que la certificación no es un rasgo diferenciador, los fabricantes son libres de uso fuera de la plataforma de productos de seguridad para satisfacer los requisitos de certificación. Estos productos ofrecen varias ventajas sobre las desarrolladas internamente. Permiten a los fabricantes de terminales que se centran en características de valor añadido . La seguridad no es una característica especializada, sino más bien un requisito estándar y las libertades fundamentales de todas las terminales. Mediante la formación de alianzas con proveedores de seguridad, un fabricante es capaz de centrarse en añadir valor a sus terminales financieros. rentabilidad mejorada permite el desarrollo de mecanismos de seguridad sofisticados . Debido a la I + D costos se comparten entre varios clientes, el fabricante de seguridad del producto es capaz de desarrollar tecnologías avanzadas que están fuera del alcance de los fabricantes de terminales individuales. Tecnologías avanzadas que los mecanismos de seguridad más eficiente mediante el fomento de una integración más profunda. Estas economías de escala son cada vez más importante como los requisitos de seguridad se vuelven más complejas. De hecho, necesitamos vendedores especializados de seguridad que tienen los conocimientos necesarios para proponer medidas de prevención efectivas. El uso de módulos aprobados reduce el riesgo y la calificación velocidades POI . Mediante la realización de evaluaciones de seguridad y obtener la aprobación PCI PTS para off-the-shelf productos de seguridad, el fabricante del módulo reduce los riesgos de desarrollo para el diseñador de la terminal. Este complemento esfuerzo simplifica la integración de la seguridad y la calificación velocidad terminal.
Descripción general de las arquitecturas de seguridad
Tres arquitecturas principales terminales de gobernar hoy en día de pago. Se diferencian en la forma en que los servicios de seguridad son accesibles, que los activos se integran con otras funciones en el terminal, y que los requisitos se tratan (ver Tabla 1).
Los administradores de seguridad
Las arquitecturas de primer terminal utiliza un gestor de seguridad para aumentar la seguridad de un μC de propósito general. El gerente de seguridad protege las credenciales de sensible que detecta alteraciones físicas o ambientales (por ejemplo, los cambios de temperatura o voltaje ). También garantiza la protección del almacenamiento de claves en el suministro de insumos externos sensor, que a su vez permite la conexión de una cubierta de seguridad, malla de PCB, y los sensores de sabotaje ( Figura 1 ). Figura 1. Esta arquitectura de pago-terminal se basa en un controlador de seguridad-IC. Los directores de seguridad, tales como Maxim DS3600 emplean una arquitectura patentada, nonimprinting memoria que almacena las claves de cifrado en el chip no volátil (NV) SRAM . Esta memoria con respaldo de batería elimina el problema de impresión de la memoria debido al estrés oxidativo, y por lo tanto evita la posibilidad de que los piratas informáticos pasivamente detectar los restos de datos en memoria de las células estresadas. Cuando se detecta la intrusión, el chip de inmediato y borra por completo el contenido NV SRAM. Servicios de seguridad adicionales, como la generación de números aleatorios se pueden encontrar en estos gestores de la seguridad. Todos los demás servicios y funciones son realizadas por el microcontrolador de propósito general (μC), incluidos los servicios de cifrado y controles sensibles al interfaz.
Dos arquitectura de chips (dos microcontroladores)
Un segundo enfoque consiste en dividir la informática y las funciones de seguridad entre un μC de propósito general y un chip de compañía de seguridad ( Figura 2 ). El μC de propósito general no relacionado realiza todas las tareas relacionadas, mientras que el coprocesador seguro, que también contiene un μC, los controles de cada interfaz sensible, realiza los cálculos criptográficos, y se comporta como un sistema de alarma. Figura 2. La arquitectura de dos chips combina un μC de propósito general con un μC seguro. La interfaz entre los dos μCs está específicamente controlado para evitar fugas de información sensible. Esta arquitectura es especialmente adecuado para los diseños modernos, que usan puntos de interés fuera de la plataforma de productos para satisfacer las necesidades PCI PTS. Puede seleccionar un μC de propósito general exclusivamente en criterios funcionales, tales como las capacidades de rendimiento, conectividad y potencia de cálculo, y dejar que el μC seguro manejar todas las funciones de seguridad, como el PIN y clave de gestión, respaldo de batería para la memoria, alteraciones de detección y cifrado computación. Al permitir el uso de la aprobación previa fuera de los dispositivos de almacenamiento, puede seleccionar esta μC exclusivamente de acuerdo con los requisitos para lograr la aprobación de seguridad PCI PTS.
Chip de compañía segura
Un chip como el MAXQ1850, es un μC seguro de 32 bits diseñado como un compañero a cualquier μC de propósito general. Se dirige a los más exigentes requerimientos de PCI PTS, como se indica en su informe de evaluación de seguridad:
- Protección contra la manipulación física es proporcionada por los sensores de respuesta de manipulación conectado a una memoria con respaldo de batería, que es inmediatamente borrado a la manipulación
- Una fuerte protección contra las fallas y perturbaciones ambientales (problemas técnicos, temperaturas extremas, etc)
- Bienes sensibles (teclas y firmware) integrado por los recuerdos de alojamiento
- Die-escudo de protección de memoria incorporado
- Implementación segura de cifrado de todos los algoritmos necesarios (canal lateral-contramedidas)
- Fuente segura de generación de claves aleatorias
- Control directo de los periféricos sensibles (por ejemplo, tarjetas inteligentes, teclado y pantalla)
El MAXQ1850 se refiere a la clave de seguridad y requisitos de diseño de la Tabla 1. Su alto rendimiento RISC central, bajo número de pines, y la integración de los bloques críticos lo hacen adecuado para una amplia gama de sistemas de puntos de interés, incluyendo dispositivos portátiles con factores de forma ultra pequeño. La figura 2 muestra cómo el MAXQ1850 facilita el diseño de puntos de interés que tienen una arquitectura de dos chips.
- El mecanismo de E / S a seleccionar en la interfaz de tarjeta inteligente permite que el sistema para gestionar dos tarjetas usando una única interfaz, mientras que los chips de tarjetas inteligentes de interfaz (DS8024) son controlados a través de los puertos SPI ™.
- El SPI se reparten entre los puertos de la interfaz de tarjeta inteligente y la pantalla LCD , con el GPIO como una selección de chip.
- La cascada SPI-a-convertidores GPIO (MAX7317) la gestión de la facilidad de la reconfigurable GPIO / SPI puertos para el acceso a los periféricos en paralelo . Esta configuración utiliza el chip de GPIO como selecciona para el lector de banda magnética, teclado, etc
- La conexión USB se conecta el μC seguro y el μC de propósito general para la interconexión a través de una interfaz de programación de aplicaciones de seguridad ( API ).
Integrado μCs seguro
El tercer enfoque, de amplio uso para proteger las terminales financieras ya las certificaciones PCI PED se levantó, es elegir una arquitectura de un solo chip que incorpora una alta integración y de alto rendimiento seguro μC ( Figura 3 ). Al igual que los microcontroladores de propósito general, estos μCs son fabricados utilizando los más recientes semiconductores tecnologías, interfaces de comunicación de varias características, tales como USB, SPI, y la tarjeta inteligente, y son capaces de ejecutar múltiples funciones de sistemas operativos tales como el sistema operativo Linux ®. Que integrar los procesadores modernos funcionando a altas frecuencias, y son capaces de manejar grandes memorias externas como NOR y NAND flash, así como varios tipos de RAM. Figura 3.La arquitectura de la terminal más compacto incorpora un μC único que incluye todas las medidas de seguridad necesarias. Al igual que los directores de seguridad, estos dispositivos integrar seguro NV SRAM y la manipulación / sensores de monitoreo. Como los chips de compañía, corren seguro algoritmos criptográficos, como 3DES, AES y RSA, que son resistentes a la diferencia de análisis del poder (DPA) y el análisis de la potencia simple (SPA). Este alto nivel de integración ofrece muchos beneficios, tanto en el aspecto de seguridad y en la factura de materiales (BOM) secundarios. Los mecanismos de seguridad están integradas a nivel de silicio, y en una escala para que los ataques sólo pueden ser sofisticados. Integración garantiza una cadena llena de confianza para el arranque, y también para situaciones de emergencia y la alarma, la alarma, no se puede cortar. Debido a que las funciones críticas ya han sido recogidos en el chip, se reduce el riesgo de diseño de la mala integración debido a la introducción de los eslabones débiles. También evita la necesidad de un recinto de seguridad adicionales cuando se utiliza el integrado, en la marcha, la memoria externa de cifrado del motor. Software de seguridad también se beneficia de esta integración, ya que los mecanismos de seguridad se basan en uso intensivo de hardware, los mecanismos estandarizados como una administración de memoria de la unidad (MMU). Tenga en cuenta que la separación entre las aplicaciones sensibles y no sensibles se lleva a cabo a nivel de software con un enfoque de un solo chip, pero a nivel de hardware en una arquitectura de dos chips. Separación de software se ejecuta actualmente en tres formas distintas, ninguna de las cuales es exclusiva. El primero usa un "hipervisor" que divide las aplicaciones seguras y no seguras en recipientes separados. El segundo utiliza un sistema operativo como Linux, que divide las aplicaciones directamente, y el tercero utiliza el software de Java ® o una máquina de Java como virtual para manejar por separado applets seguro. todo-en-uno integración simplifica el diseño de la terminal mediante la reducción del número requerido de los chips, reduciendo la huella de PCB, y permitiendo el uso de factores de forma más atractiva. También acelera el desarrollo al requerir sólo una cadena única herramienta y el apoyo a un solo núcleo μC. Entre otros proveedores, Maxim ofrece una variedad de alta integración, 16 -. ΜCs de seguridad de 32 bits que se ejecutan a velocidades de reloj de hasta 200MHz Al seleccionar un μC seguro, usted debe elegir uno que viene con un informe de evaluación de seguridad realizada por un PCI PTS de laboratorio. Este informe proporciona la confianza que viene con una terminación de las pruebas de laboratorio completo, en el que los resultados revelan tanto a nivel del proveedor de chips de experiencia y el nivel de seguridad obtenido con el chip de seguridad.Una segunda consideración es la relativa facilidad de integración en el diseño de la terminal. Esta facilidad depende de las características μC y la fortaleza del equipo de soporte del proveedor. Usted debe buscar un μC que integra principales bloques funcionales, como la memoria, la hora normal, y los sensores de manipulación, ya que dicha integración simplifica el PCB de enrutamiento, mientras que el apoyo a las funciones críticas de seguridad con una pequeña huella. Maxim participa en la organización del PCI SSC, y se compromete a servir el mercado PCI SSC con el estado de la técnica de μCs seguridad. Uno de los dispositivos de seguridad, es USIP Maxim ™ Professional (USIP PRO), un alto rendimiento de 32 bits μC que proporciona una interoperable, segura y rentable medio ambiente para las nuevas generaciones de dispositivos de confianza. Totalmente compatible con EMV ® y las normas PCI PED, la plataforma de USIP PRO se basa en la más segura de 32-bit RISC básico de datos (MIPS32 ® 4KSd CORE ™), disponible en MIPS Technologies. Este núcleo de bajo consumo proporciona un rendimiento superior (1.35MIPS/MHz), mientras que la adición de instrucciones especiales que garantizan la integridad del sistema mediante la aceleración de las operaciones de cifrado y funciones de seguridad. Estas funciones de seguridad incluyen una memoria segura instantánea con capacidad de borrar, un seguro de reloj en tiempo real ( RTC ), y construido en sensores ambientales que detectan cualquier intrusión. Memorias externas están plenamente protegidos por una propiedad de AES-128 de cifrado / descifrado del motor. Además, el tiempo de la aprobación PCI PTS se puede reducir el uso del software y amplia oferta de hardware relacionados con USIP PRO. Estos incluyen un diseño de puntos de interés de referencia pre-aprobación, el sistema operativo Linux, librerías criptográficas, bibliotecas EMV L1, una herramienta de producción, programación y asistencia PCI PTS.
Diseño de referencia es PCI PTS 3.0 Aprobado
Diseño de la máxima de referencia (USIPOS) le permite construir una terminal con la confianza de que va a pasar PCI evaluación; PCI PTS aprobación 3.0 proporciona una ruta rápida para obtener su certificado de terminales. Las principales características del diseño de referencia USIPOS incluyen una arquitectura sin malla, la aprobación PCI PTS 3.0, lista de materiales de hardware optimizado, y un seguro sistema operativo Linux, además de EMV L1 y bibliotecas de criptografía y las directrices de hardware / software. Usted puede comenzar con el diseño de Maxim, el diseño y la lista de materiales, a continuación, personalizar el diseño de su carcasa, con lo que el producto terminado al mercado más rápidamente y con menos riesgos y gastos.
Seguridad Islas
Más allá del chip de seguridad y los activos que maneja, los activos-tales como el PIN puede ser el blanco del ataque. Como medida de precaución, los sensores externos para el chip de seguridad se utilizan para proporcionar protección contra la manipulación física a nivel de terminal. Los mecanismos de seguridad que resulta muy eficiente y bien integrado, con el resultado que cualquier alarma se dispara un borrado inmediato de la memoria segura. Aún así, estos sensores suelen estar controlados fuera del chip, donde el circuito de control puede asegurar otras áreas de física, así, aquellos en que los activos como el PIN están expuestos. A tal fin, el fabricante del terminal debe aplicar habilidades y conocimientos para aplicar correctamente un mecanismo de alarma de detección. La propagación de alarma y las consecuencias son administrados por el chip de seguridad. texto sin formato activos tales como el PIN y los datos de la cuenta del cliente son accesibles a través del teclado, la señal de banda magnética, y la ranura de la tarjeta inteligente. Por lo tanto, estas tres áreas necesitan sus propias medidas de seguridad, además de las medidas empleadas por el chip de seguridad propio. Activos sólo están expuestos dentro de estas áreas, por lo que se les llama "islas de seguridad" ( Figura 4 ). Figura 4. Sensores controlados por un μC seguros protegen a las "islas de seguridad" en un terminal de pago. Utilizando el mismo planteamiento que para off-the-shelf chips de seguridad, algunas compañías están proponiendo ahora fuera de la plataforma, los diseños de algunas de estas áreas de seguridad. Las soluciones más completas están integrados seguro ranuras de tarjetas inteligentes, como el C & K seguridad inteligente de tarjeta SD, y las cabezas magnéticas cifrado como el chipset magneto. Estos productos ofrecen los mismos beneficios de la integración, mejorar la seguridad, la reducción del riesgo y costo, como los chips de seguridad antes mencionados.
El último Off-The-Shelf Solución
La plena integración de todos los mencionados fuera de la plataforma, las medidas de seguridad en un diseño de referencia único, es un importante logro, que simplifica el desarrollo de los fabricantes de terminales "de productos, certificación y fabricación ( Figura 5 ). La seguridad es el principal problema que enfrentan los fabricantes, por lo que un diseño de referencia de evaluación genera confianza, permite ahorrar recursos, y limita el riesgo de fracaso. También demuestra el cumplimiento de los requisitos de seguridad más exigentes (los de PCI PTS) de una manera eficiente y rentable. Figura 5. Un diagrama de bloques del diseño de referencia USIPOS muestra las diversas funciones que ofrece.
Software y Aplicaciones
Terminales son de hardware, pero el software no asociados se limita a introducir el PIN de operaciones-se ha expandido en los últimos años para servir a una variedad de aplicaciones. La lealtad y otras aplicaciones relacionadas con el servicio se puede encontrar en los dispositivos y arquitecturas complejas de software se han convertido en necesarios para dar cabida a las interfaces gráficas, la multiplicidad de interfaces (Ethernet, USB, GPRS conexiones), el apoyo de la EMV y tarjetas sin contacto. Fuertes medidas de seguridad también imponen la complejidad en el diseño del software: los terminales debe ser atractivo, pero las aplicaciones de seguridad no deben tener fugas de datos sensibles, el sistema operativo debe controlar las comunicaciones entre las aplicaciones y los servicios de cifrado no deben exponer a las teclas. Sin embargo, fuera de la plataforma de software trae muchos beneficios para el fabricante de terminales al ahorrar tiempo de desarrollo y ayudar a la validación del producto final. A modo de ejemplo, el sistema operativo Linux seguro, propuesto por Maxim y disponible para la plataforma de PRO USIP, simplifica el desarrollo de y límites de riesgo de la certificación del fabricante, proporcionando el pleno cumplimiento de los requisitos de software PCI PTS seguridad. Una completa oferta de Linux, sino que también da acceso a las mejoras desarrolladas por esa comunidad, incluyendo las interfaces gráficas, los controladores de periféricos, y las pilas de comunicaciones.
Conclusión
Cualquiera de las tres arquitecturas descritas anteriormente puede producir un terminal de pago mejorada sin sacrificar la seguridad. Los circuitos mencionados se ha comprobado, fuera de la plataforma de dispositivos que el consumo de energía a incrementar la seguridad, la facilidad de integración y reducir. Tanto si se utiliza directamente, junto con fuera de la plataforma de islas de seguridad, o esté totalmente inmersa en un diseño de referencia segura y probada, que mejoran el tiempo de lanzamiento al mercado y limitar el riesgo de fracaso de certificación. Software adicional para completar las soluciones está disponible para los fabricantes, lo que les permite ahorrar tiempo, a limitar los riesgos, y centrarse en sus competencias básicas. Referencias PCI Normas del Consejo de Seguridad USIP hoja de datos de seguridad USIP informe: en contacto con su representante local de ventas MAXQ1850 hoja de datos MAXQ1850 informe de seguridad : en contacto con su representante local de ventas * EMV: Un estándar producido por la coalición de Europay-Mastercard-Visa, para garantizar la seguridad y la compatibilidad entre las tarjetas inteligentes (tarjetas de IC, las tarjetas con chip) y lectores de tarjeta de asociado, terminales punto de venta y cajeros automáticos. EMV una marca registrada propiedad de EMVCo, LLC. (Ver Aviso EMVCo .) Java es una marca registrada y marca registrada de Oracle Corporation y / o sus filiales. Linux es una marca registrada de Linus Torvalds. MIPS32 es una marca registrada y marca de servicio registradas de MIPS Technologies, Inc. SPI es un marca registrada de Motorola, Inc. La marca Bluetooth y sus logotipos son marcas comerciales registradas propiedad de Bluetooth SIG, Inc. y cualquier uso de dichas marcas por Maxim es bajo licencia. USIP es una marca registrada de Cypress Semiconductor, Inc. Wi-Fi es una registrado la marca de certificación de Wi-Fi Alliance Corporation.
No hay comentarios:
Publicar un comentario