PCI Express (PCIe)
PCI Express (PCIe) es una serie de punto a punto estándar de interconexión elaborado por el PCI-SI. Aunque originalmente diseñado para computadoras personales de escritorio, el estándar PCIe ha sido ampliamente adoptado en una amplia gama de aplicaciones, incluyendo servidores blade, almacenamiento, los sistemas informáticos incorporados y redes y comunicaciones. No sólo es la interfaz PCIe con el apoyo de una amplia base de dispositivos disponibles en el mercado, también es cada vez más fácilmente disponibles en las FPGAs y los SOC, proporcionando a los diseñadores con soluciones flexibles para la transferencia de datos dentro de sus sistemas. Una de las ventajas clave del uso de PCIe es su ancho de banda de datos escalables y flexibles soluciones de cronometraje.
- Si5214x PCIe Gen 1/2/3 Generadores de reloj Cumplimiento
- Si5315x PCIe Gen 1/2/3 Buffers Cumple Fanout Reloj
- Generador de reloj Si5335 / buffer
PCI Express (PCIe) de enlace de datos
Un enlace PCIe de datos consta de uno o más carriles que proporcionan una transmisión (Tx) y recepción (Rx) par diferencial. Una de las ventajas clave de PCIe es su escalabilidad de ancho de banda que permite hasta 32 carriles que se configuran en un solo enlace.
PCI Express (PCIe) Generación y Rendimiento
Con la reciente introducción de PCIe Gen 3, cada carril tiene capacidad para 8 Gbps por la dirección para un rendimiento máximo de datos de 64 Gbps de transferencia de datos. Las aplicaciones que necesitan menos ancho de banda de datos sólo se puede configurar con un menor número de carriles. Anterior PCIe Gen 1 y Gen 2, las normas ofrecen 2,5 Gbps y 5,0 Gbps por carril, respectivamente. La elección de un estándar PCIe con velocidades de datos superiores en última instancia, significa que con menos carriles de conexión o cables entre dispositivos, sino que también impone requisitos adicionales sobre el rendimiento overclocking.
.
| PCIe Generation | Tasa de bits nominal | Datos de Rendimiento por carril | Max datos de rendimiento (32 carriles) | Año Lanzamiento |
|---|---|---|---|---|
| PCIe Gen 1 | 2,5 Gbits / s | 500 Mbytes / s | 16 GBytes / s | 2003 |
| PCIe Gen 2 | 5,0 Gbits / s | 1,0 GBytes / s | 32 GBytes / s | 2007 |
| PCIe Gen 3 | 8,0 Gbits / s | 2,0 GBytes / s | 64 GBytes / s | 2010 |
PCI Express (PCIe) Gen 1, 2 y 3
Generadores de reloj y buffers
Silicon Labs ofrece tanto fuera como dentro de la plataforma y la fábrica personalizable PCI Express (PCIe) la generación de 1, 2 y 3 generadores de reloj y buffers para una amplia gama de aplicaciones.
Si5214x PCIe Generadores de reloj y buffers Si5215x PCIe
El Si5214x reloj PCIe de la familia del generador de soluciones fuera de la plataforma proporcionan, ya sea 2, 4, 6 o 9 PCIe Gen salidas compatibles 1/2/3 HCSL por dispositivo.El Si5315x PCIe fuera de la plataforma de la familia proporciona buffer de reloj de 2, 4, 6 o 9 PCIe Gen salidas compatibles 1/2/3 HCSL por dispositivo. Estos dispositivos de baja potencia están diseñados para no FPGA de la empresa, integrado, CPE y aplicaciones de consumo como los servidores blade, almacenamiento, impresoras / copiadoras, equipos de teleconferencia, de vigilancia, máquinas de juego, computación, equipos médicos, set-top boxes / DVR, Blu -ray grabadores, etc Si521xx fuera de la plataforma de generadores de reloj y tampones son listos para la producción y se puede pedir en cualquier momento a través de nuestra página web, distribuidores o socios de comercio electrónico.
Generador de reloj Si5335 / buffer
La familia Si5335 es el sector generador de reloj más fácilmente adaptable / buffer, capaz de proporcionar PCIe Gen 1/2/3 y otros formatos de salida. Es ideal para basado en FPGA de telecomunicaciones / comunicaciones de datos, integración de sistemas informáticos, sistemas de almacenamiento y de comunicaciones, tales como switches, routers, infraestructura, GPON / EPON, los servidores de red de telecomunicaciones PBX, WAN.Los generadores de reloj Si5335 / buffers pueden ser fácilmente personalizados en línea, con los dispositivos disponibles en mínimos de dos semanas sin restricciones de cantidad de pedido.
Usando patentado Silicon Labs 'de doble barra transversal y una tecnología de arrastrar y soltar interfaz gráfica de usuario, los desarrolladores pueden elegir a sus periféricos analógicos y digitales y ubicaciones de las clavijas de estos periféricos. Competir MCUs a menudo tienen predefinidos lugares periféricos y pinouts, lo que lleva a la clavija conflictos que los desarrolladores de la fuerza para alterar sus diseños o trasladarse a grandes y paquetes más caros.
Periféricos analógicos de la familia Precision32 se especifican y probado para funcionar en la temperatura y la tensión (por debajo de 1,8 V). Circuitos de muchos competidores analógicos o bien no funcionan o están degradados, una vez que ir más allá de un cierto umbral.
Silicon Labs proporciona una integración inteligente - la integración de los componentes más utilizados para reducir la lista de materiales (BOM), aumentar la confiabilidad, la facilidad de desarrollo y reducir el costo del sistema: