loading...
Mostrando entradas con la etiqueta Stratix FPGA. Mostrar todas las entradas
Mostrando entradas con la etiqueta Stratix FPGA. Mostrar todas las entradas

15 de abril de 2011

Stratix FPGA

nm Stratix de 28 Altera ® FPGAs V ofrece mayor ancho de banda de la industria, el más alto nivel de integración de sistemas, y la máxima flexibilidad con un coste reducido y la menor potencia total para aplicaciones de gama alta.

Ventajas V Stratix FPGA

  • Lograr la brecha de ancho de banda con bajo consumo de energía transceptores
    • Integrado de 28 Gbps y transmisores-receptores de 12,5 Gbps, con un máximo de potencia del transmisor-receptor del 50 por ciento menor en comparación con los dispositivos de la generación anterior
    • Hasta 6 x 72 interfaces de memoria DDR3 a 800 MHz
    • 1755 GMACS de la señal de rendimiento de procesamiento
    • PCI Express ® Gen3, Gen2, Gen1 propiedad intelectual duro (IP) de apoyo
    • Embebido HardCopy ® Bloques y duro período de investigación integrados en el núcleo y transmisores-receptores, que se endurecen los componentes críticos camino de datos para eliminar los cuellos de botella del sistema
  • Lograr una mayor integración en un solo chip y reducir sus costos
    • El doble de la densidad sin un mayor coste y el poder, a través incorporado HardCopy bloques, que entregarán a los 14,3 millones ASIC o puertas de hasta 1,19 m elementos de la lógica. Los bloques de endurecer las funciones estándar o intensivo de la lógica-inclusive protocolos de interfaz PCI Express como Gen3, Gen2, y Gen1, y las funciones específicas de la aplicación como 40G/100G/400G.
    • reconfiguración parcial, que le permite reducir el tamaño de FPGAs, el ahorro de espacio en la placa, el costo, y el poder
    • fase fraccional-Locked Loops (fPLLs), que proporcionan una mayor flexibilidad reloj y vuelva a colocar en la placa de cristal osciladores controlados por voltaje (VCXOs)
    • Integrado de compensación de dispersión electrónica (EDC) en la capacidad de transmisores-receptores, lo que elimina la necesidad de PHY externo para conectar a los módulos ópticos
  • image
  • Obtener la máxima flexibilidad en sus diseños
    • Fácil de usar de grano fino reconfiguración parcial, que le permite cambiar la funcionalidad básica sobre la marcha
    • Dinámicamente reconfigurable transmisores-receptores, que le permiten fácilmente el apoyo de múltiples protocolos, tipos de datos, y la configuración física apego medios de comunicación (PMA)
    • Configuración a través de PCI Express con el actual enlace PCI Express en su aplicación, lo que permite un diseño del tablero menos complejo
  • Bajo su sistema de alimentación
    • Stratix V FPGAs reducir la potencia total en un 30 por ciento en comparación con los dispositivos de la generación anterior a través de las tecnologías clave:
      • Programable de Tecnología de Energía, que maximiza el rendimiento de núcleo, mientras que simultáneamente reduce la potencia
      • De 28 nm de alto TSMC-K puerta de metal de alto rendimiento de proceso optimizado para una energía más baja
      • 0,85 V voltaje del núcleo
      • reconfiguración parcial
      • Embebido HardCopy bloques y el núcleo duro del transmisor-receptor integrado y propiedad intelectual
      • Figure 1. Stratix V Architecture and Features