Electrónica: Field-Programmable Gate Arrays (FPGAs) se utilizan en una amplia variedad de aplicaciones y mercados finales, incluyendo el procesamiento de señal digital, imágenes médicas y la informática de alto rendimiento. Esta nota de aplicación describe los problemas relacionados con FPGAs impulsan. También se analizan las soluciones de Maxim para la alimentación de Altera ® FPGAs.

Maxim > Soporte Diseño > Documentos técnicos > Tutoriales > Fuente de alimentación Circuitos > APP 5133

Palabras clave: Altera, FPGA, CPLD, ASIC, POL, IBA, la teleobservación, InTune, punto de carga, CLB, V Stratix, IV Stratix, II Arria, Arria GX, el ciclón IV E, el ciclón IV GX, III ciclón, V MAX , MAX II, IV Hardcopy, POL
Partes Relacionadas

TUTORIAL 5133

Del suministro de energía Soluciones para Altera FPGA

Por:
David Canny, Ingeniero de Aplicaciones

24 de abril 2012

Resumen: Field-Programmable Gate Arrays (FPGAs) se utilizan en una amplia variedad de aplicaciones y mercados finales, incluyendo el procesamiento de señal digital, imágenes médicas y la informática de alto rendimiento. Esta nota de aplicación describe los problemas relacionados con FPGAs impulsan. También se analizan las soluciones de Maxim para la alimentación de Altera ® FPGAs.

Introducción

Field-Programmable Gate Arrays (FPGAs) se utilizan en una amplia variedad de aplicaciones y mercados finales, y han ido ganando cuota de mercado superior debido a su flexibilidad de diseño excelente y los bajos costos de ingeniería ASIC. Fuente de alimentación de diseño y gestión de las FPGAs es una parte importante de la aplicación en general. En este artículo se discute la manera de superar algunos de los diseños de fuente de alimentación desafíos y explica las ventajas y desventajas entre el costo, tamaño y eficiencia. Maxim soluciones para FPGAs de Altera ® también se presentan.

Información general sobre FPGA

FPGAs son dispositivos programables que consisten en una serie de bloques lógicos configurables (CLB) conectados a través de interconexiones programables. Estos CLB típicamente comprenden varios componentes lógicos digitales, tales como tablas de búsqueda, los flip-flops, multiplexores, etc Otros componentes de una FPGA son de entrada / salida de los circuitos de controladores de pines (E / S), la memoria y el reloj digital de gestión (DCM) circuitos. FPGAs modernas integrar las características que incluyen FIFO y el código de corrección de errores (ECC) de la lógica, la DSP bloques, PCI Express de controladores ®, Ethernet MAC bloques, y de alta velocidadGigabit transceptores ( Figura 1 ).

Figura 1. Una aplicación típica FPGA de diagrama de bloques.

A nivel de sistema del suministro de energía para aplicaciones de arquitectura FPGA

La mayoría de las aplicaciones de FPGAs en las aplicaciones de comunicaciones high-performance/high-power se basan en plug-in de tarjetas que funcionan con una placa 48V. Una arquitectura de dos etapas intermedio del bus (IBA), se suele utilizar en estas solicitudes de las tarjetas individuales ( Figura 2 ). La primera etapa es un convertidor reductor que convierte la 48V a un voltaje intermedio, tal como 12V o 5V. El plug-in-tarjetas a menudo están aisladas unas de otras por razones de seguridad, y para eliminar la posibilidad de bucles de corriente y las interferencias entre las tarjetas. La segunda etapa de la IBA es para convertir el voltaje intermedio a múltiples tensiones de CC más bajas, utilizando reguladores no aislados conocidos como "puntos de carga" (POL) reguladores. FPGAs se utilizan en aplicaciones informáticas, industriales y de automoción por lo general derivan su poder de una batería de 12V a 24V no aislado.

Figura 2. Típico de 2 etapas arquitectura de bus intermedio (IBA) para FPGAs.

POL Reguladores

Piscinas están los reguladores de alto rendimiento, cuya V _OUT rieles se colocan cerca de sus respectivas cargas.Esto ayuda a resolver las dificultades de la alta transitoria actuales exigencias y los requisitos de bajo nivel de ruido de alto rendimiento de semiconductores como dispositivos FPGAs. Los parámetros de nivel de aplicación que deben considerarse al diseñar un POL son los siguientes:

Costo
Tamaño
Eficiencia

La prioridad asignada a cada uno de los parámetros anteriores depende a menudo en el mercado final. Así, cada solución se debe considerar de forma independiente. Por ejemplo, los mercados industriales y médicos tienden a favorecer el tamaño por encima del coste, mientras que inalámbricas aplicaciones en general, a favor de costo sobre el tamaño. La eficiencia es especialmente importante para las aplicaciones que funcionan con baterías, y las aplicaciones de consumo son muy conscientes de los tres parámetros. La eficiencia requerida por lo general determina el tipo de CC-CC regulador se utiliza, ya sea de abandono bajo lineales reguladores o conmutadas fuentes de alimentación.

La tasa de deserción de baja Reguladores (LDO)

LDOs son relativamente fáciles de aplicar, de bajo costo, y producen muy poco ruido. El mayor inconveniente con LDOs es su baja eficiencia, que depende de la relación de V _OUT a V _EN . Por ejemplo, un PIC con V _IN = 3,3 V y V_OUT = 1,2 V tiene sólo el 36% de eficiencia. La diferencia de energía se disipa en forma de calor.

Conmutadas Fuentes de alimentación ( SMPS )

SMPS son típicamente> 90% de eficiencia, pero son más difíciles de implementar que LDO. También llevan a cabo y emitir más ruido en comparación con LDO.

OCE se consideran típicamente para aplicaciones con requisitos de energía relativamente bajos. SMPS se utilizan en aplicaciones de alta potencia, debido a su mayor eficiencia, un parámetro importante para la gestión térmica y la fiabilidad. Una mayor eficiencia en las temperaturas más bajas de dispositivos, lo que mejora la fiabilidad y reduce el tamaño de la solución global a través de pequeñas disipador requisitos.

Los requerimientos típicos de FPGA de energía

Un buen ejemplo de un dispositivo de alto rendimiento es el de Altera Stratix ® V FPGA. La Tabla 1 muestra los requerimientos de suministro de energía para esta parte.

Tabla 1. Condiciones ambientales recomendadas para las fuentes de energía Altera Stratix V *
Fuente de alimentación	Descripción	Voltaje (V, min)	Voltaje (V, típico)	Voltaje (V, max)
V _CC	Núcleo de voltaje y el suministro periférica circuitos de alimentación	0,82	0,85	0,88
V _CCPT	Fuente de alimentación para la tecnología de alimentación programable	1,45	1.5	1,55
V _CCAUX	Alimentación auxiliar para la tecnología de alimentación programable	2,375	2.5	2,625
V _CCPD	E / S predriver (3.0V) la fuente de alimentación	2,85	3.0	3,15
V _CCPD	E / S predriver (2.5V) la fuente de alimentación	2,375	2.5	2,625
V _CCIO	E / S de tampones (3.0V) la fuente de alimentación	2,85	3.0	3,15
	E / S de tampones (2.5V) la fuente de alimentación	2,375	2.5	2,625
	E / S búferes (1.8V) la fuente de alimentación	1,71	1.8	1,89
	E / S búferes (1.5V) la fuente de alimentación	1,425	1.5	1,575
	E / S de tampones (1.35V) fuente de alimentación	1,283	1,35	1,45
	E / S de tampones (1.25V) fuente de alimentación	1,19	1,25	1,31
	E / S búferes (1.2V) la fuente de alimentación	1,14	1.2	1,26
V _CCPGM	Pines de configuración (3.0V) la fuente de alimentación	2,85	3.0	3,15
	Pines de configuración (2.5V) la fuente de alimentación	2,375	2.5	2,625
	Pines de configuración (1.8V) la fuente de alimentación	1,71	1.8	1,89
V _{CCA_FPLL}	PLL analógico del regulador de voltaje de suministro de energía	2,375	2.5	2,625
V _{CCD_FPLL}	Digital PLL regulador de voltaje de suministro de energía	1,45	1.5	1,55
V _CCBAT	Batería de respaldo de suministro de energía (para el registro de diseño clave de seguridad volátil)	1.2	-	3.0
Transceptor GX y Suministros de la SG de energía
V _{CCA_GXBL} **	Transceptor de alta tensión (lado izquierdo)	2,85, 2,375	3,0, 2,5	3,15, 2,62
V _{CCA_GXBR}**	Transceptor de alta tensión (lado derecho)	2,85, 2,375	3,0, 2,5	3,15, 2,62
V _{CCHIP_L}	Transceptor HIP digital de potencia (lado izquierdo)	0,82	0,85	0,88
V _{CCHIP_R}	Transceptor HIP digital de potencia (lado derecho)	0,82	0,85	0,88
V _{CCHSSI_L}	Transceptor PCS de alimentación (lado izquierdo)	0,82	0,85	0,88
V _{CCHSSI_R}	PCS transceptor de potencia (lado derecho)	0,82	0,85	0,88
V _{CCR_GXBL}	Receptor de potencia (lado izquierdo)	0,82, 0,95	0,85, 1,0	0,88, 1,05
V _{CCR_GXBR}	Receptor de potencia (lado derecho)	0,82, 0,95	0,85, 1,0	0,88, 1,05
V _{CCR_GXBL}	Potencia de transmisión (lado izquierdo)	0,82, 0,95	0,85, 1,0	0,88, 1,05
V _{CCT_GXBR}	Potencia de transmisión (lado derecho)	0,82, 0,95	0,85, 1,0	0,88, 1,05
V _{CCH_GXBL}	Buffer de salida del transmisor de potencia (lado izquierdo)	1,425	1.5	1,575
V _{CCH_GXBR}	Buffer de salida del transmisor de potencia (lado derecho)	1,425	1.5	1,575

* Para obtener la última información sobre el V Altera Stratix, visite www.altera.com / o productos o dispositivos Stratix-FPGA / Stratix V-/ index.jsp stxv- .

Este suministro debe estar conectado a 3.0V si la CMU PLL , receptor de CDR , o ambos, están configurados en un tipo de base de datos> 6.5Gbps. Hasta 6.5Gbps, se puede conectar a cualquiera de esta fuente de 3.0V o 2.5V.

Para la mayoría de las aplicaciones, no es práctico tener una fuente de alimentación independiente para cada carril de tensión. Altera proporciona así la fuente de alimentación directrices de distribución. Por ejemplo, Stratix V diseños transceptor con tasas de datos inferior o igual a 6.5Gbps generalmente puede utilizar la configuración mostrada en laFigura 3 . Esto puede requerir los SMPS para suministrar hasta 20A cada uno, a veces.

Figura 3. Fuente de alimentación para la distribución de los transceptores Stratix V con velocidades de datos = 6.5Gbps.

Fabricantes de FPGA de Altera, como suelen tener las hojas de cálculo de software para la estimación de los requerimientos de energía de un dispositivo FPGA basado en la funcionalidad requerida de ese FPGA. Verwww.altera.com / potencia para más información. Los diseñadores deben utilizar estas hojas de cálculo en la etapa inicial de diseño para ayudar en la selección de la fuente de alimentación apropiada y componentes de gestión térmica. Tabla 2 muestra un ejemplo de un presupuesto de energía para la configuración Stratix V se muestra en la Figura 3. Este presupuesto de potencia ayuda en la determinación de la eficiencia del sistema y la solución del regulador de potencia deseado.

Tabla 2. Cálculos de potencia Presupuesto
V _OUT (V)		Yo_{OUT_MAX}(A)	P_OUT(W)	V_IN(V)	Eficiencia (estimado)	*P _EN = P_OUT / FEP.**	*I _EN Requerido (A)**	Potencia disipada (W)
V _CC , V _{CCHIP_ [L, R]}, V _{CCHSSI_ [L, R]}	0,85	3.0	2,55	5.0	0,93	2,74	0,55	0,19
V _{CCR_GXB [L, R]} , V_{CCT_GXB [L, R]}	0,85	2.0	1.7	5.0	0,93	1,83	0,36	0,13
V _CCIO , V _CCPD , V_CCPGM	2.5	0.7	1,75	5.0	0,95	1,84	0,37	0,09
V _CCAUX , V_{CCA_GXB [L, R]} , V_{CCA_FPLL}	2.5	1.0	2.5	5.0	0,93	2.7	0,54	0,20
V _FTC , V _{CCH_GXB [L, R]} , V _{CCD_FPLL} , V _{CCD_BATT}	1.5	0.7	1,05	5.0	0.6	1,88	0,38	0,83
Total	9,55			10,99			2.2	1,44

* P _EN y _EN son la alimentación y la corriente extraída de la fuente de entrada de CC se muestra en la Figura 3.

Consideraciones del suministro de energía

Además de utilizar las herramientas de estimación de potencia para calcular las tensiones de alimentación FPGA de ferrocarril y corrientes, hay varios otros aspectos de la elección de un regulador de potencia. Los siguientes son algunos de los temas a considerar.

Secuencia de inicio / Seguimiento

Tres o más carriles de tensión suelen ser necesarios para alimentar un FPGA. Es buena práctica de diseño para implementar la secuencia de encendido y apagado entre estos carriles. Una ventaja de esto es que la secuenciación limita la corriente de entrada durante el encendido. Además, incluso si la propia FPGA no requiere la secuenciación, otros dispositivos en el diseño, tales como microcontroladores y flash PROM , puede haber requisitos de la secuencia. Si la secuencia se omite, los dispositivos que requieren la secuenciación se puede dañar o latchup, que a su vez, puede causar un mal funcionamiento.

Hay tres tipos de secuenciación:

Seguimiento Coincidente (también conocido como "seguimiento simultáneo")
Secuencial
Seguimiento Proporcional

La figura 4 muestra los tipos de secuenciación diferentes y cómo los rieles de voltaje aumente en relación unos con otros.

Figura 4. Los tres tipos de secuenciación: (a) de rastreo coincidente, (b) secuencial, y (c) el seguimiento radiométrica.

Con el seguimiento coincidente, normalmente el método de secuenciación preferido para FPGAs, los rieles de rampa hasta simultáneamente y en la misma proporción a sus últimos puntos de ajuste. Esto evita que arranque poco fiable debido a latchup y contención del bus. También evita encender las rutas de conducción de parásitos que puedan dañar una FPGA. Las corrientes más altas de inicio de irrupción requeridos por este tipo de secuenciación puede requerir un banco de condensadores más grande para asegurar que los carriles aumentará monótonamente. El tema de corriente de entrada se alivia por el ajuste de arranque suave característica que se encuentra en la mayoría de POLS Maxim. Por ejemplo, el MAX8686 facilita el seguimiento coincidente y proporciona un arranque suave programable tiempo basado en el valor de un solo condensador.

La principal ventaja con la secuenciación secuencial es que por lo general fácil de implementar, de inicio actual irrupción requisitos son menos de la secuenciación tanto coincidente y radiométrica. Sin embargo, el voltaje máximodiferencial se produce entre los rieles de voltaje con este método, lo cual podría provocar un comportamiento dispositivo fiable.

Ratiometric rampas de rastreo hasta todos los rieles de voltaje para llegar a sus puntos de ajuste, al mismo tiempo.Esto reduce la diferencia de voltaje entre los carriles, en comparación con la secuenciación secuencial. El nivel de corriente de entrada de inicio es entre el nivel para el seguimiento coincidente y secuenciación secuencial.

Rampa de tensión monótona de inicio

Es importante que los rieles de rampa de tensión en aumento monótonamente en el arranque para alcanzar con éxito el encendido. Eso significa que debería aumentar de forma continua a su puesta a punto y no se cae. Caída podría resultar si el POL no tiene suficiente capacidad de salida ( Figura 5 ). El área crítica para la mayoría de los voltajes básicos FPGA es de entre 0,5 V y 0.9V, cuando los bloques lógicos internos se inicializan a los estados de explotación válida.

Figura 5. Ejemplo de rampa de tensión no-monótono en el inicio.

Soft Start

La mayoría de las FPGAs de Altera se especifican las tasas mínimas y máximas de inicio en pista de 50μs y 100 ms, respectivamente. Sin embargo, hay excepciones. Por ejemplo, la velocidad de rampa mínima para el V Stratix es 200μs.

La fuente de alimentación reguladores de aplicar de arranque suave, aumentando gradualmente el límite de corriente durante el arranque. Esto disminuye la velocidad de subida de la tensión de carril y reduce la corriente de pico a la FPGA. POLS Maxim permitir arranque suave veces para ser programado en función del valor de un condensador de arranque suave conectado a uno de los pasadores POL.

Inicio PREBIASED

Hay situaciones en las que un carril de tensión FPGA permanece sesgadas en algún nivel de tensión cuando una fuente de alimentación está cerrado . Este prebias es generalmente el resultado de varios caminos de conducción parasitarias a través de la FPGA. Si se reinicia el suministro de energía y tira de la baja tensión de salida PREBIASED, puede resultar en el inicio fallido de la FPGA. La tensión de salida de la fuente de alimentación en lugar debe ser incrementado a su punto de ajuste, junto con los rieles de voltaje otros FPGA en su secuencia deseada.

Figura 6. Recomendado inicio secuenciación secuencial para una salida de PREBIASED.

Diseño de PCB

Mientras trabajaba en el PCB de diseño, los ingenieros deben tener en cuenta la colocación de componentes, enrutamiento de la señal, y las capas de la junta. Un tablero de múltiples capas es muy recomendable para los diseños FPGA, con una capa de tierra entre cada capa de direccionamiento de la señal. El blindaje que las capas de tierra permite proporcionar la señal de enrutamiento en cada capa, sin tener que considerar las capas de encaminamiento adyacentes. Esto facilita un diseño más sencillo y más práctico.

Tensión de alimentación y el suelo plano de colocación en el orden de PCB capa (stackup) tienen un impacto significativo en las inductancias parásitas de las rutas de energía actuales.

De alta prioridad de suministro de voltaje capas deben ser colocados cerca de la capa de componentes (en la mitad superior de la stackup PCB). Por ejemplo, fuentes de alimentación con alto corrientes transitorias deben tener su tensión asociada y los planos de tierra cerca de la capa de los componentes. Esto disminuye la longitud de vía (inductancia parásita) a través del cual las corrientes transitorias de alta debe fluir.
Suministros de baja prioridad se debe colocar más lejos de la capa de componente (en la mitad inferior de la stackup PCB).

Condensadores de desacoplamiento se debe conectar lo más cerca posible de los pines de alimentación FPGA como sea posible. Los condensadores de desacoplamiento a reducir el ruido a cabo desde la fuente de alimentación y el ruido irradiado por los circuitos de los alrededores.

Algunas recomendaciones para el diseño de SMPS son los siguientes:

Reducir al mínimo cualquier inductancia parásita en la fuente de alimentación conmutada de corriente de ruta de acceso con huellas cortas y anchas entre los componentes críticos. Esto reduce la magnitud de los picos de voltaje que pueden ser conducidas y radiadas en la FPGA.
Coloque condensadores de desacoplamiento del regulador lo más cerca a los pines del CI del regulador como sea posible. Separar planos de alimentación y de tierra analógica.
Mantenga las huellas de las patas del regulador del controlador de puerta de los MOSFET de compuerta pasadores cortos y anchos para reducir la impedancia vista por la actual puerta de la unidad de disco.
Los de alta tensión de suministro de energía de componentes que se conectan al plano de tierra interno debe utilizar muchas vías de tierra para reducir la impedancia de bucle.

Vea la hoja de datos de MAX8686 de información de diseño más.

Del suministro de energía respuesta transitoria

FPGA puede implementar muchas funciones en diferentes frecuencias, debido a sus múltiples dominios de reloj.Esto puede resultar en cambios de paso más grandes en los requisitos actuales. El término "respuesta transitoria" se refiere a la capacidad de una fuente de alimentación para responder a estos cambios bruscos en la corriente de carga. Un regulador debería responder sin rebasamiento de manera significativa, o quedarse corto de su set-point y sin timbre sostenido de la tensión de salida. La respuesta transitoria de un regulador depende de lo siguiente:

La velocidad a la que bucle del regulador de control responde cuando se detecta un cambio en la tensión de salida (o la corriente, en el caso de un controlador en modo de corriente ).
El valor y la calidad de la capacitancia de salida.

El lazo de control de ganancia unitaria de cruce de frecuencia está diseñado especialmente para ser 1/10 la frecuencia de conmutación del regulador. Así, el regulador puede ser diseñado para responder rápidamente operando a una alta frecuencia de conmutación (~ 1 MHz).

Los condensadores de salida debe tener muy baja resistencia efectiva serie (ESR) y ser lo suficientemente grande para minimizar la magnitud de la V _OUT rebasamiento transitorios y subciclos. Condensadores de polímero proporcionan la mayor capacitancia con el menor de ESR. Condensadores cerámicos tienen excelentes características de alta frecuencia, pero su capacidad total por dispositivo es un medio-a que una cuarta parte de los condensadores de polímero. Típicamente, los condensadores de polímero o tantalio se utilizan para la capacitancia de salida a granel, si bien es relativamente bajo valor condensadores cerámicos están colocados en los pines de alimentación de entrada para FPGA etapa final filtrado ( Figura 7 ).

Figura 7. Un 12VIN, 1.2VOUT-at-20A, de 2 fases MAX8686 fuente de alimentación de diseño de FPGA de Altera. (A) La respuesta transitoria: 2A-a-paso de carga de 12A con transitorios 22mVOUT. (B) VOUT ondulación <5mV a 5AOUT.

Figura 7. Un 12V _EN , 1.2V _OUT -at-20A, de 2 fases MAX8686 fuente de alimentación de diseño de FPGA de Altera.(A) La respuesta transitoria: 2A-a-paso de carga 12A con 22mV _OUT transitorios. (B) V _OUT ondulación <5mV a 5A_OUT .

La sincronización con un reloj externo

Las aplicaciones de FPGAs por lo general requieren los reguladores de potencia para sincronizar con un reloj común.Muchos POLS proporcionar un pasador de SYNC externo para permitir que el diseñador del sistema para sincronizar los reguladores uno o múltiple a un reloj del sistema común.

Multifase de Operación

Reguladores multifase son reguladores esencialmente múltiples que operan en paralelo con sus frecuencias de conmutación sincronizados y desplazada en fase por 360 / n grados, donde n identifica cada fase. Las ventajas de diseñar con los reguladores multifásicos que se manifiestan como corrientes de carga elevarse por encima de 20A a 30A. Estas ventajas incluyen:

Una reducción de la entrada-rizado de corriente, lo que reduce considerablemente la capacidad de entrada requerida.
Una disminución de la producción-rizado de la tensión debido a una multiplicación efectiva de la frecuencia de onda.
Un componente reducida temperatura , lograda mediante la distribución de las pérdidas durante más componentes.

Figura 8. Multifásico diagrama de bloques del regulador.

Teledetección

Puede haber una caída de tensión significativa entre la salida de la fuente de alimentación y los pasadores FPGA fuente de alimentación. Esto ocurre particularmente en aplicaciones donde la corriente de carga es alta y no es posible colocar el circuito regulador muy cerca de los pines de alimentación FPGA. La teledetección se resuelve este problema mediante el uso de un par específico de huellas para medir con precisión la tensión en la fuente de alimentación los pines de la FPGA ( Figura 9 ). La teledetección se recomienda también para rieles de voltaje con tolerancias muy estrechas (≤ 3%).

Figura 9. Teledetección de diagrama de bloques.

Soluciones de Maxim del Poder Popular para Altera FPGA

Maxim proporciona LDO y los reguladores de SMPS. Reguladores SMPS suelen seleccionada para suministrar los carriles de mayor potencia FPGA de tensión: Los SMPS producen una mejor eficiencia del sistema y la gestión térmica. Reguladores SMPS Maxim ofrecer una completa solución de administración de energía que el rendimiento, se requiere una densidad de potencia, calidad y gestión de la energía digital con control preciso y control.

Los reguladores de energía de Maxim son:

Controladores PWM
PWM reguladores-controladores integrados con MOSFET y / o compensación interna y la capacidad de programación digital
PMBus ™ de control digital y monitoreo del sistema
Digital de control de potencia circuitos integrados

Síncronos PWM Controladores

Síncronos controladores PWM reemplazar el exterior diodo Schottky con un MOSFET de implementar la rectificación síncrona , lo que mejora la eficiencia. Síncronos controladores PWM puede manejar altos niveles de corriente, ya que los MOSFETs de conmutación son externos a los circuitos integrados del controlador. Los diseñadores pueden seleccionar los MOSFET discretos más apropiadas para sus necesidades actuales en particular.

Maxim proporciona una variedad de síncronos controladores PWM para su uso con FPGAs. Por ejemplo, elMAX15026 es un controlador único, el MAX15023 es un controlador dual, y la MAX15048/MAX15049 son controladores de triples, todos los cuales operan a velocidades de hasta 28V _EN , haciéndolas adecuadas para 5V _INy 12V _EN aplicaciones de FPGAs. Maxim también proporciona controladores de mayor tensión hasta 40V ( _EN ), tales como la MAX15046 , para aplicaciones industriales y de automoción. La mayoría de doble Maxim (o superior) los controladores también tienen incorporado en la secuenciación y de seguimiento que permiten a los diseñadores a utilizar circuitos integrados MultiRail sin necesidad de secuenciadores externos.

Los reguladores PWM

La selección de la máxima de los reguladores PWM facilitar las corrientes de salida de 1 A a 200 A con tensiones de entrada que van desde 2,5 V a 28V. Los reguladores han de conmutación MOSFET integrados con los controladores PWM. Los ejemplos incluyen el MAX15053 , MAX15041 , MAX8686 , y MAX17501 . El MAX15021 y MAX17017 son reguladores MultiRail que soportan los carriles de suministro de doble y cuádruple. Muchos de estos circuitos integrados tienen populares fijos voltaje de salida con compensación de opciones totalmente interna.

Algunas partes apoyar la programación digital, control digital opcional y funciones de control que facilitan la programación de microsegundos de todos los eventos de tiempo, como la secuenciación y el seguimiento. Estas características de control extremadamente flexibles permiten la configuración inteligente de los umbrales de advertencia y avería. Ajuste independiente de la hipótesis de fallas de manejo por cada regulador también se ve facilitada. El control preciso de la tensión de salida con un 0,2% de precisión a asegurar el cumplimiento de las tolerancias de FPGAs de gama alta. Programación digital y monitoreo realizar actualizaciones de campo posibles, con una conexión remota, y que ayuda a evitar el mantenimiento de campo costoso. Los beneficios adicionales incluyen la capacidad de registrar los eventos de manera que las fallas pueden ser estudiados y las causas identificadas. Una lista más completa de reguladores POL Maxim se da en nuestra guía de productos, soluciones analógicas para FPGAs de Altera .

POL Digital Sistema de Control y Vigilancia

Basadas en rack de equipos de infraestructura de comunicaciones y aplicaciones informáticas requieren la administración de energía sofisticada para encender / apagar los suministros y los aficionados. Varios clientes la construcción de equipos para estos países utilizan el bus de administración de energía (PMBus ™) de protocolo. El PMBus es un estándar abierto de gestión de energía protocolo con un lenguaje de comandos totalmente definido que facilita la comunicación con los convertidores de potencia y otros dispositivos en un sistema de energía. Maxim proporciona varios monitores PMBus y controladores del sistema. El MAX34440 / MAX34441 / MAX34446 son buenos ejemplos de complejos de los monitores del sistema PMBus. Estos dispositivos de seguimiento de los voltajes de salida de alimentación de energía y constantemente comprobar programables por el usuario umbrales de sobretensión y subtensión. El MAX34440 puede gestionar hasta seis fuentes de alimentación ( Figura 10 ). El MAX34441 puede controlar hasta cinco fuentes de alimentación y también contiene un bucle cerrado la velocidad del ventilador del controlador. Tanto el MAX34440 y MAX34441 puede margen de la tensión de salida de suministro de energía hacia arriba o hacia abajo a un nivel programable por el usuario. El ajuste de márgenes se realiza en una disposición de circuito cerrado, en el que el dispositivo se ajusta automáticamente un pulso de anchura modulada (PWM) de salida y después se mide el voltaje de salida resultante. Los administradores de la fuente de alimentación también se puede secuenciar los suministros en cualquier orden, tanto en el encendido y apagado. Con la adición de una externa de corriente de sentido amplificador ( CSA ), estos dispositivos pueden controlar las corrientes.

Figura 10. El MAX34440 PMBus de 6 canales de alimentación gerente.

Los MAX34446 la fuente de alimentación registrador de datos vigila voltajes para condiciones de sobrevoltaje y bajo voltaje, así como para las condiciones de sobrecorriente y sobretemperatura. El dispositivo comprueba constantemente los umbrales programables por el usuario, cuando se superan estos umbrales, los dispositivos de registro de los últimos en tiempo real las condiciones de funcionamiento en no volátil memoria flash ( Figura 11 ).Los dispositivos pueden controlar hasta cuatro tensiones o corrientes, y puede monitorear tres sensores de temperatura.

Figura 11. MAX34440/MAX34441/MAX34446 detección de fallos / registro.

El MAX8688 es un ejemplo de un totalmente integrado, digital controlador de alimentación y un monitor que funciona con cualquier POL existente para proporcionar programabilidad digital completo ( Figura 12 ). En la interfaz con la entrada de referencia, el nodo de retroalimentación, y permitir la salida, el MAX8688 toma el control del POL para proporcionar funciones como el seguimiento, la secuenciación, la constitución de márgenes, y el ajuste dinámico de la tensión de salida.

Figura 12. El control MAX8688 sistema digital y el seguimiento de POL.

Digital Power-Control ICs

Históricamente, la fuente de alimentación empresas se han centrado en los reguladores LDO y SMPS. Sin embargo, en equipos de infraestructura compleja que utiliza a nivel de sistema de gestión de energía, un bucle de control digital más avanzada promete compensación automática que es independiente del voltaje de salida. Este avanzado digitales los resultados de control de bucle en la simplicidad del diseño y la gestión dinámica de poder. A diferencia de los reguladores de potencia típicos que utilizan el bucle de control analógico, digital, circuitos integrados de control de potencia (CPD) el uso de circuitos digitales para implementar el lazo de control de una fuente de alimentación. Los clientes que requieren una gestión avanzada de energía del sistema se pueden beneficiar de una ventaja de solución de coste total. Al igual que los reguladores de potencia analógicas revisado anteriormente en este documento, estos CPD también se han integrado en el chip digital de la funcionalidad de administración de energía que se comunica con un controlador de sistema a través de la interfaz de PMBus, facilitando el fácil diseño de la fuente de alimentación a través de una interfaz gráfica de usuario (GUI). Los circuitos integrados digitales de control de bucle prometen varias ventajas:

Menor tiempo de lanzamiento al mercado : DPC sofisticados pueden reducir el tiempo de diseño al compensar automáticamente el lazo de control, independientemente de la tensión de salida. Para los clientes que ya se benefician de POLS compensado internamente con el control analógico, digital de control que se necesita para el siguiente nivel de facilidad de uso.
Menor costo : DPC disminuir el número y tamaño de los componentes. Los condensadores de salida se puede reducir hasta en un 50%. La fiabilidad se mejora mediante el uso de menos componentes.
Mejora del rendimiento y fiabilidad : La respuesta a la I _OUT transitorios se regula de forma óptima, resultando en un menor V _OUT transitorios. El algoritmo de control mejora la eficiencia mediante el ajuste de voltaje de corriente continua, y las variaciones de temperatura.
Mayor flexibilidad : DPC simplificar el sistema de alimentación de gestión. El sistema de fuentes de alimentación se controla a través de las fuentes de alimentación PMBus y adicionales se pueden agregar o quitar fácilmente para los diseños de sistemas en el futuro.

InTune Power ™ Digital

Intune Maxim digital de control de productos de alimentación que sea fácil de lograr un alto rendimiento DC-DC fuente de alimentación diseños que requieren menor capacidad del filtro y tienen una mayor eficiencia. InTune tecnología de la energía digital se basa en "espacio de estado" o "modelo predictivo" de control, en lugar del proporcional-integral-derivativo (PID) de control utilizado por los competidores. El resultado es una respuesta más rápida transitoria. A diferencia de la competencia controladores PID, la arquitectura InTune utiliza una retroalimentación de analógico a digital ( ADC ) que digitaliza la gama de voltaje de salida llena, eliminando así el compromiso asociado con "ventana" ADC utilizados en los controladores de la competencia. Su rutina compensación automática se basa en los parámetros medidos, y proporciona una mayor precisión y eficacia en un amplio intervalo de condiciones de funcionamiento.

El MAX15301 en la figura 13 es una completa herramienta, flexible y eficiente digitales POL controlador, basado en la arquitectura InTune, y con las características avanzadas de administración de energía y la telemetría.

Figura 13. El circuito MAX15301 operativo típico.

Tabla 3. Requisitos de voltaje para fuentes comunes de tensión Altera FPGA / CPLD
FPGA	V _CC ¹ (Tolerancia)			V _CCAUX ² (Tolerancia)	V _CCIO (Tolerancia)	V _CCPD(Tolerancia)
Stratix V	0.85V (± 30 mV)			2.5V (± 5%)	1.2V, 1.25V, 1.35V, 1.5V, 1.8V, 2.5V, 3.0V (± 5%)	2.5V, 3.0V (± 5%)
Stratix IV	$ ³ 0.90V (± 30 mV)			2.5V (± 5%)	1.2V, 1.5V, 1.8V, 2.5V, 3.0V (± 5%)	2.5V, 3.0V (± 5%)
Arria II	0.90V (± 30 mV)			ver V _CCPD	1.2V, 1.5V, 1.8V, 2.5V, 3.3V (± 5%)	2.5V, 3.0V, 3.3V (± 5%)
Arria GX	1.20V (± 50 mV)			ver V _CCPD	1.2V, 1.5V, 1.8V, 2.5V, 3.0V, 3.3V (± 5%)	3,3 (± 5%)
Ciclón IV E	1,0 V (± 30 mV)		1,2 V (± 50 mV)	2.5V (± 5%)	1.2V, 1.5V, 1.8V, 2.5V, 3.0V, 3.3V (± 5%)	-
El ciclón IV GX	1,2 V (± 40 mV)			2.5V (± 5%)	1.2V, 1.5V, 1.8V, 2.5V, 3.0V, 3.3V (± 5%)	-
Cyclone III	1.20V (± 50 mV)			2.5V (± 5%)	1.2V, 1.5V, 1.8V, 2.5V, 3.0V, 3.3V (± 5%)	-
MAX V	1.8V (± 5%)			-	1.2V, 1.5V, 1.8V, 2.5V, 3.3V (~ ± 5%)	-
MAX II	3,3 V (± 300 mV)	2.5V (± 5%)	1.8V (± 5%)	-	1.5V, 1.8V, 2.5V, 3.3V (~ ± 5%)	-
Copia impresa del IV	0.9V (± 30 mV)			2.5V (± 5%)	1.2V, 1.5V, 1.8V, 2.5V, 3.0V (~ ± 5%)	2.5V, 3.3V (± 5%)

* Por favor, compruebe el dispositivo correspondiente hoja de datos para las últimas especificaciones.

Notas:

Algunos dispositivos de Altera se refieren a la fuente de voltaje del núcleo como VCCINT.
VCCA de las FPGAs ciclón.
El Stratix IV GT tiene un voltaje de núcleo de 0,95 ± 30mV.

Electrónica

22 de mayo de 2012