La familia UC1842/3/4/5 de control de circuitos integrados proporciona las características necesarias para implementar fuera de línea o de CD a CD de frecuencia fija los esquemas actuales de modo de control con un recuento de un mínimo de partes externas. Circuitos internos implementados incluyen
baja tensión de bloqueo con intensidad de arranque inferior a 1mA, una precisión referencia recortado para la exactitud en el amplificador de error de entrada, la lógica de asegurar trabado operación, un comparador PWM que también proporciona control de límite de corriente, y un tótem etapa de salida diseñado para fuente o sumidero de corriente de pico alto. la
la etapa de salida, adecuado para la conducción de los MOSFET de canal N, es baja en el estado de apagado.
Las diferencias entre los miembros de esta familia son el bloqueo de sub-tensión umbrales máximos y rangos de ciclo de trabajo. El UC1842 UC1844 y tener Umbrales UVLO de 16V (a) y 10 V (off), ideal para off-line aplicaciones. Los umbrales correspondientes para el UC1843 UC1845 y están 8.4V y 7.6V. El UC1842 UC1843 y puede operar a ciclos de trabajo se aproxima al 100%. Un rango de cero a 50% se obtiene por el UC1844 y UC1845 por la adición de una palanca interna flop de flip espacios en blanco que la salida de cada ciclo de reloj otra.
Valores absolutos nominales máximos (Nota 1)
Tensión de alimentación (fuente de baja impedancia). . . . . . . . . . . . . 30V
Voltaje de suministro (ICC <30 mA). . . . . . . . . . . . …… . . . . autolimitados
Corriente de salida. . . . . . . . . . . . . . . . . . . . . . . . ……… . . . . . . . . . . ± 1A
Energía de salida (carga capacitiva). . . . . . . . . . ……….. . . . . . . . . . . 5μJ
Entradas analógicas (pines 2, 3). . . . . . . . . . . . . ….. . . . . . -0.3V a +6.3 V
Salida de error Amp receptor actual. . . . . . . . . . . ……….. . . . . . . . . 10mA
Disipación de energía en TA ≤ 25 ° Χ (DIL-8). . . . . . …… . . . . . . . . . . . 1Ω
Disipación de energía en TA ≤ 25 ° C (SOIC-14). . . . ……... . . . . . 725mW
Rango de temperatura de almacenamiento. . . . . . . . .. . . . . . -65 ° C a +150 ° C
Temperatura de plomo (Segundos de soldadura, 10). . ... . . . . . . . 300 ° C
Nota 1: Todas las tensiones son con respecto al pin 5.
Todas las corrientes son positivas en el terminal especificado.
Consulte la sección de embalaje de Databook térmico para
limitaciones y consideraciones de paquetes.
Durante la baja tensión de bloqueo, el controlador de salida es sesgada a hundirse pequeñas cantidades de corriente. Pin 6 debe ser desviada a tierra con una resistencia de drenaje para evitar activar el interruptor de alimentación con fugas extrañas corrientes.
Un pequeño filtro RC puede ser necesario para suprimir los transitorios de conmutación.
Altas corrientes máximas asociadas con cargas capacitivas son necesarias técnicas cuidadosas de puesta a tierra. Tiempo y derivación con condensadores deberían ser conectados cerca de la patilla 5, en una tierra de punto único. El transistor y potenciómetro 5k ,se utiliza para muestrear la forma de onda del oscilador y aplicar una rampa ajustable al pin 3.
La parada del UC1842, se puede lograr por dos métodos, o bien aumentar el pin 3 1V por encima o por debajo al sacar el pin 1 un diodo de voltaje de dos gotas por encima del suelo. cualquiera de los métodos hace que la salida del comparador PWM a ser alto (ver el diagrama de bloques). El pestillo de PWM se restablece dominante de modo que la salida permanecerá baja hasta el siguiente de ciclo de reloj después de la condición de parada en el pin 1 y / o 3 se retira. En un ejemplo, una externamente enganchada apagado puede llevarse a cabo mediante la adición de un SCR que se haga un reset por bicicleta VCC por debajo de la menor UVLO umbral. En este punto, la referencia se apaga, permitiendo el SCR se restablezca.
Descargar la hoja de datos
