Rise of the chip monolítico 3D

Desde que el circuito integrado hizo su debut, los semiconductores han sido "de un solo piso" asuntos. Pero los fabricantes de chips están considerando maneras de construir capas de transistores repleto adicionales justo encima de la primera. El enfoque - conocido como monolítico, o secuencial, fabricación - podría aumentar la densidad, la eficiencia y el rendimiento de los chips de lógica sin que sea necesario un traslado a los transistores más pequeños. Y eso podría ser una bendición para una industria que está contemplando seriamente el final de la miniaturización .

El concepto de circuito en 3D no es nada nuevo. Las virutas se envasan habitualmente uno encima de otro. Hoy en día, este envase se hace cada vez más el uso de grandes pilares de cobre - llamada a través de vías de silicio-, o TSVs - para conectar verticalmente fichas ya completados.

Pero este enfoque prefabricada tiene sus limitaciones. TSV anchuras se pueden medir en micras, y que la escala es gigantesca en comparación con las características de nanoescala en los chips de estado-de-la-arte.Que el tamaño limita el uso de TSVs de conexiones bastante baja densidad, tales como los necesarios para unirse a la memoria y la lógica juntos.

En un circuito en 3D monolítico, un fabricante de chips simplemente seguir construyendo en la parte superior de un chip 2D, añadiendo una capa adicional de silicio sobre los que se podría construir otro conjunto de circuitos. Las conexiones verticales hechas en este proceso podrían ser potencialmente tan densa como las que se encuentran en un chip de lógica 2D. Si se podrían hacer tales circuitos, los fabricantes de chips podrían ser capaces de evitar todas las complicaciones técnicas asociadas con circuitos de contracción. "Lo que se gana en términos de densidad, rendimiento y consumo de energía es lo que usted haría si tuviera [trasladado al] próxima generación", dice Maud Vinet, gerente de CMOS avanzada en el CEA-Leti, un instituto de investigación en Grenoble, Francia .

Ilustración: Erik Vrielink Second Story: Este esquema de fabricación monolítica, desarrollado por el CEA-Leti, construye dos niveles de circuitos que utilizan silicio a partir de dos láminas separadas. (No se muestran algunos pasos.)

1. La primera capa de transistores, y los cables de metal utilizados para conectarlos, está construido sobre una oblea de silicio.
2. El sistema de circuitos se recubre con una capa de óxido para servir como aislamiento eléctrico.
3. Una nueva oblea que contiene una capa de óxido de sándwich entre dos capas de silicio, uno grueso y uno fino, está unido al revés en la primera capa.
4. La mayor parte de la oblea y óxido se eliminan, y una segunda capa de circuitos se construye en la parte superior del silicio restante.
5. Los agujeros están grabados a través de la pila y se llenan con metal. La interconexión resultante puede cablear dos capas juntas [izquierda] o acceder a cada capa individualmente [derecha].

Pero el proceso es menos sencillo de lo que parece. Temperaturas más de 1000 ° C se utilizan normalmente para forzar átomos dopantes en el silicio y crear las porciones de semiconductores del transistor. La aplicación de dicho calor para crear una segunda capa de transistores podría destruir componentes cruciales en el primero, incluyendo salicide, una aleación de metal-silicio utilizado para ayudar a llevar las señales de entrada y salida de los dispositivos.

Ahora, la investigación sobre los procesos de menor temperatura se está acelerando. Leti ha desarrollado un esquema que une una segunda oblea de silicio en la parte superior del primer nivel de los circuitos. Todas menos una capa fina de silicio en esta segunda oblea es despojado de distancia. Una segunda capa de transistores se construye a partir de un proceso llamado epitaxia en fase sólida, en el que una mezcla de átomos de dopante y de silicio amorfo se establece. La mezcla entonces secalentó a sólo 600 º C , dando el silicio suficiente energía para cristalizar. Como último paso, las conexiones se realizan por grabado agujeros hacia abajo a la primera capa y llenándolos con el cobre.

Este enfoque ha sido utilizado para crear circuitos básicos, tales como inversores, que abarcan dos capas de chips. El año pasado, Leti informó que los dispositivos fabricados con este proceso desempeñan tan bien como los realizados en las temperaturas más altas. El trabajo es ahora conseguir la atención de los fabricantes de chips. En diciembre de 2013, durante el IEEE International Electron Devices Meeting en Washington, DC, Leti anunció que había firmado un acuerdo con la potencia de chips móviles Qualcomm para evaluar la tecnología para la producción masiva. En el proceso de esta investigación, Vinet dice, Leti trabajó en estrecha colaboración con su socio de fabricación STMicroelectronics. "No hay un gran obstáculo a la transferencia de esta tecnología a las fundiciones", dice ella. "Me siento muy confiado cuando digo eso."

Leti no es el único grupo de exploración de fabricación monolítica. En la misma sesión, por ejemplo, un equipo dirigido por Jia-Min Shieh de los Laboratorios Nacionales de Dispositivos Nano, en Hsinchu, Taiwán, presenta circuitos de dos niveles hechos por la creciente de silicio encima de una capa de transistores en lugar de añadir una segunda oblea de silicio. Proceso a baja temperatura del equipo de Taiwán no es suficiente para crear perfecto de silicio de cristal único, por lo que el proceso podría ser adecuado sólo para la creación de la memoria, que tiende a ser más tolerantes con los defectos cristalinos, dice Shieh.

Cuando se trata de la memoria, la fabricación 3D monolítico ya parece estar haciendo incursiones en la industria. En agosto, Samsung anunció que había comenzado la producción de memoria flash NAND con celdas de memoria dispuestas a lo largo de líneas verticales densas, y otras compañías tienen planes similares. Pero los detalles son escasos en los detalles del proceso de fabricación.

"Memoria parece que ya está comercializado. La lógica tiene un largo camino por recorrer ", dice Sung Kyu Lim de Georgia Tech. Lim, que está trabajando en el diseño de circuitos 3-D monolítico, dice que hay cuestiones abiertas que se pueden resolver sólo cuando avanza la investigación a partir de componentes simples a los chips de tamaño completo. Imperfecciones de fabricación y variaciones podrían reducir el rendimiento y hacer chips 3D monolíticas más caro. Agrega que los transistores hechos a temperaturas más bajas pueden no funcionar tan bien como sus hermanos de alta temperatura, una deficiencia que se necesitaría más grande y por lo tanto los transistores de menor densidad en las etapas superiores de los diseños. Sin embargo, dice, como los fabricantes de chips se topan con límites físicos fundamentales, pueden encontrarse corto de opciones. En el futuro, dice, "el único camino a seguir para agregar más dispositivos será vertical."

http://www.ems007.com/pages/zone.cgi?artcatid=0&a=98492&artid=98492&pg=2