29 de octubre de 2012

Nota de aplicación 5477 Análisis de sensibilidad de audio DAC Jitter

 

Por:
Matt Felder

Patrick Gallagher

Brian Donoghue

11 de octubre 2012

Resumen: Esta nota de aplicación describe cómo muestreo jitter del reloj (error de tiempo de intervalo o "jitter TIE") afecta el rendimiento de delta-sigma de digital a analógico (DAC). Nuevos conocimientos explicar la importancia de especificar por separado de baja frecuencia (<frecuencia de paso de banda 2x) y de alta frecuencia o banda ancha (> frecuencia de paso de banda 2x) Tolerancia de fluctuación en estos dispositivos. El artículo también proporciona un ejemplo de aplicación de un simple altamente jitter ciclo-omiten reloj de muestreo y describe un método para generar un reloj de banda ancha con jitter adecuada. Posteriormente, el texto pasa a comparar audio de la máxima tolerancia de fluctuación DAC de audio DAC a la competencia. Excepcionalmente alto de Maxim jitter tolerancia permite que las implementaciones de muestra muy simples y de bajo costo de reloj.Introducción

De alto rendimiento de audio de digital a analógico (DAC) requieren tradicionalmente un reloj maestro de muestreo muy limpio (MCLK) para evitar las degradaciones en la calidad de audio. Las fuentes de reloj a menudo se derivan directamente de los osciladores de cristal, que típicamente producen menos de 100ps jitter. En algunos sistemas, la frecuencia de sobremuestreo de audio (normalmente un múltiplo de 3.072MHz o 2.8224MHz) no es una fracción conveniente de la frecuencia del cristal oscilador de referencia. Aunque estos sistemas pueden implementar un divisor fraccionada-N PLL para crear la frecuencia de audio MCLK deseado, tales PLL basados ​​en referencias de frecuencia suelen tener múltiples espuelas de referencia de frecuencia y variación sustancial de baja frecuencia. Además, estas referencias de frecuencia PLL basados ​​a menudo no pueden obtener la suficiente inquietud baja para la aplicación deseada sin superar número de pines, área, o los objetivos de consumo de energía. Hay, sin embargo, una solución al dilema. Un DAC de audio que puede tolerar jitter alta permite una referencia de reloj de muestreo simple para ser utilizados en tales sistemas.

Comprender la Tolerancia de fluctuación

Tolerancia de fluctuación de alta es importante porque:

  1. Maximiza la calidad de señal de audio en la presencia de jitter
  2. Reduce la complejidad del sistema o lista de materiales (BOM) mediante el uso de simples fuentes de reloj nerviosos
  3. Elimina la necesidad de un MCLK de alta frecuencia, reduciendo así la potencia y la interferencia electromagnética(EMI)

En este momento hay una metodología estándar para evaluar la tolerancia de fluctuación. La precisión de audio 2700 (AP2700) analizador de audio puede crear un reloj con jitter, pero crea principalmente de baja frecuencia de fluctuación (generalmente por debajo de la de Nyquist de audio frecuencia de muestreo ) como se muestra en la figura 1 .

Figura 1.  Espectro de 5ns
Figura 1. Espectro de 5ns "banda ancha" jitter generado a partir de un AP2700.

Tolerancia de fluctuación de prueba de configuración

Dos fuentes diferentes jitter de reloj se utiliza para comparar la sensibilidad jitter para DACs múltiples. El reloj con jitter primero fue un ciclo 12.288MHz-omiten reloj de referencia de 25MHz. Esto generó ~ 11ns de jitter y por encima de 40kHz ~ 0.37ns de jitter por debajo de 40 kHz. Este reloj fue creado usando un National Instruments ® PXI-5421 100MHz forma de onda arbitraria generador (ARB) que se alimenta el reloj patrón deseado.

Un reloj con jitter segundo fue un reloj de banda ancha, blanca jitter creado con el ARB mismo. El ARB genera una onda sinusoidal 6.144MHz con ruido blanco añadido, que se alimentó a continuación a través de un MAX999 comparador de crear un reloj de onda cuadrada con jitter de banda ancha sustancial.

La fluctuación de fase se midió con un WaveRunner LeCroy ® 104MXI-A osciloscopio de 1 GHz utilizando el error de intervalo de tiempo (TIE) medida de jitter. Tanto los flancos ascendentes y descendentes se jittered en los dos archivos de prueba.

El reloj de banda ancha con jitter creado para esta evaluación tiene una verdadera banda ancha (blanco) Espectro de fluctuación de fase que es adecuado para evaluar la sensibilidad a la fluctuación de fase de banda ancha. Ver las Figuras 2 , 3 , y 4 . Este espectro jitter verdaderamente blanca es improbable que se encuentren en una aplicación real, sin embargo, es una buena prueba de la tolerancia de fluctuación, ya que va a descubrir sensibilidades a las fluctuaciones en cualquier rango de frecuencia particular.

Figura 2.  Wideband 5.9ns RMS espectro jitter blanco utilizado para este análisis.
Figura 2. Wideband 5.9ns RMS espectro jitter blanco utilizado para este análisis.

Figura 3.  Histograma de jitter de banda ancha 5.9ns.
Figura 3. Histograma de jitter de banda ancha 5.9ns.

Figura 4.  Alcance captura de reloj 3.072MHz con 5.9ns jitter blanco de banda ancha.
Figura 4. Alcance captura de reloj 3.072MHz con 5.9ns jitter blanco de banda ancha.

El ciclo-omiten reloj utilizado para este estudio se muestra en la Figura 5 y el espectro de vibración de este reloj se ilustra en la Figura 6 y la Figura 7 . Este ciclo-omiten prueba demuestra que un reloj muy fácilmente generado, reloj extremadamente nervioso puede ser tolerada por el DAC, sin un PLL. Sólo una pequeña cantidad de la lógica necesaria para saltar reloj ciclos de cualquier referencia de frecuencia para generar cualquier reloj de muestreo (frecuencia más baja). Que no hay filtrado o bucle de retroalimentación necesaria para este tipo de generación de reloj.

Figura 5.  La trama transitoria de un MCLK 12.288MHz de un ciclo de reloj 25MHz-omiten.
Figura 5. La trama transitoria de un MCLK 12.288MHz de un ciclo de reloj 25MHz-omiten.

Figura 6.  Espectro de jitter para 12.288MHz MCLK ciclo saltado de reloj de referencia de 25MHz.
Figura 6. Espectro de jitter para 12.288MHz MCLK ciclo saltado de reloj de referencia de 25MHz.

Figura 7.  Baja frecuencia de jitter espectro para un ciclo de reloj-saltado.
Figura 7. Baja frecuencia de jitter espectro para un ciclo de reloj-saltado.

Varias partes Maxim, incluyendo el MAX98089 TINI ® audio codec , los MAX98355 / MAX98356 amplificadores de potencia, y el MAX98096 hub de audio, se benefician de un DAC altamente tolerante a jitter. Los dispositivos se especifican a tolerar hasta 0.5ns de jitter en la banda de 0 a 40 kHz y 12ns de fluctuación por encima de 40 kHz. Con esta cantidad de jitter, estas piezas se mostrarán los siguientes límites de fluctuación de fase inducidos por rendimiento (sin ruido de circuito incluido):

  • -108dB THD + N a 1 kHz con una completa escala de tonos
  • -96.5dB THD + N con un 6 kHz a escala completa tono
  • -87dB THD + N con 20 kHz a escala completa tono
  • 105dB rango dinámico y relación señal a ruido ( SNR )

Los resultados de rendimiento THD + N sólo se ven afectados por la fluctuación de fase de baja frecuencia (<40 kHz).Mientras que el rango dinámico y SNR sólo se ven afectados por la fluctuación de fase de alta frecuencia (> 40kHz).

Las figuras 8 , 9 , 10 y 11 muestran la forma en audio mediciones de rendimiento con fuentes de reloj muy jitter para Maxim MAX98355 amplificador de potencia comparar con un grupo de DACs competitivos. Todas estas partes de la competencia, excepto para el competidor reivindicación 2 que son insensibles a las fluctuaciones de reloj, pero no proporcionan una especificación de tolerancia de fluctuación de fase.

Jitter Resultados prueba de tolerancia

Figura 8.  Degradación de rango dinámico con 11.5ns RMS ciclo-omiten jitter del reloj.
Figura 8. Degradación de rango dinámico con 11.5ns RMS ciclo-omiten jitter del reloj.

Observe que la gama dinámica MAX98355 no se degrada con el ciclo-omiten reloj con jitter. El MAX98355 así supera a la "DAC 120dB" por más de 20 dB con el reloj de jitter.

La Figura 9.  Degradación de rango dinámico con jitter blanco de banda ancha.
La Figura 9. Degradación de rango dinámico con jitter blanco de banda ancha.

El rendimiento jitter y 3.5ns 5.9ns para Competidor 3, así como la fluctuación de fase 5.9ns para Competidor 2 se extrapolan porque la parte en realidad no funcionan correctamente con los niveles de fluctuación de fase, sino que comienzan a caer bits y el rango dinámico real medido es menor que el mostrado en esta parcela.

Figura 10.  1kHz THD + N degradación del rendimiento con jitter del reloj.
Figura 10. 1kHz THD + N degradación del rendimiento con jitter del reloj.

Figura 11.  20kHz THD + N degradación del rendimiento con jitter del reloj.
Figura 11. 20kHz THD + N degradación del rendimiento con jitter del reloj.

Conclusión

Esta nota de aplicación ha presentado una metodología para probar la tolerancia de fluctuación de audio DAC. DAC de audio responden de manera diferente a las fluctuaciones en las bandas de baja frecuencia y de alta frecuencia, por lo que ayuda a especificar por separado la tolerancia a estas dos bandas de espectro jitter. DACs que toleran altos niveles de jitter permitir implementaciones simples de los relojes de muestreo sin perder calidad de audio degradantes.

National Instruments es una marca registrada de National Instruments Corporation. TINI es una marca registrada de Maxim Integrated Products, Inc. WaveRunner es una marca registrada de LeCroy Corporation.



Piezas relacionadas

MAX98095
TINI Audio Hub con FlexSound Procesador

MAX98096
Hub de audio con procesador FlexSound Wideband

MAX98355A
PCM de entrada Clase D Amplificador de Potencia de Audio
Muestras gratuitas

MAX98355B
PCM de entrada Clase D Amplificador de Potencia de Audio

MAX98356
PDM entrada Clase D Amplificador de Potencia de Audio

image

1 comentario: