26 de agosto de 2012

LPC4357FBD208 Dual-core Cortex-M4/M0, 1 MB Flash, 136 kB SRAM, 2 HS USB con el chip PHY, Ethernet, LCD, CAN, AES, SPIFI, SGPIO, SCT

El LPC4357/53/37/33 son ARM Cortex-M4 basadas en microcontroladores para aplicaciones integradas que incluyen un ARM Cortex-M0 coprocesador, hasta 1 MB de memoria flash y 136 KB de SRAM en el chip, 16 KB de memoria EEPROM, configurable avanzado periféricos, como el temporizador configurable Estado (SCT) y la serie de uso general de E / S (SGPIO) interfaz, dos de alta velocidad controladores USB, Ethernet, LCD, un controlador de memoria externa, y múltiples periféricos digitales y analógicos. El LPC4357/53/37/33 operan en frecuencias de CPU de hasta 204 MHz.

La ARM Cortex-M4 es una nueva generación de 32-bit núcleo que ofrece mejoras en el sistema, tales como bajo consumo de energía, funciones mejoradas de depuración, y un alto nivel de apoyo a la integración de bloques. El procesador ARM Cortex-M4 CPU incorpora una tubería de 3 etapas, utiliza una arquitectura Harvard con instrucciones separado local y buses de datos, así como un tercer bus de periféricos, e incluye una unidad de captación previa interna que soporta ramificación especulativo. La ARM Cortex-M4 compatible con un solo ciclo de procesamiento digital de señales e instrucciones SIMD. Un hardware de punto flotante procesador está integrado en el núcleo.

La ARM Cortex-M0 coprocesador es una energía eficiente y fácil de usar-32-bit núcleo que es de código y herramienta compatible con el núcleo Cortex-M4. El Cortex-M0 coprocesador, diseñado como un reemplazo para los actuales microcontroladores 8/16-bit, ofrece un rendimiento de hasta 204 MHz con un conjunto de instrucciones simple y tamaño reducido código.

Características y ventajas

  • Cortex-M4 principal del procesador
    • ARM Cortex-M4 procesador, que funciona a frecuencias de hasta 204 Mhz.
    • ARM Cortex-M4 integrada en la Unidad de Protección de la memoria (MPU) el apoyo a ocho regiones.
    • ARM Cortex-M4 controlador integrado de interrupción anidada Vectored (CNTV).
    • Hardware unidad de punto flotante.
    • Interrupción no enmascarable (NMI) de entrada.
    • JTAG y depuración del cable serie (SWD), el rastro de serie, puntos de interrupción ocho y cuatro puntos de observación.
    • Rastreo mejorado Module (ETM) y Buffer mejorada de seguimiento (ETB) de apoyo.
    • System timer tick.
  • Cortex-M0 Procesador core
    • ARM Cortex-M0 co-procesador capaz de la descarga de la ARM Cortex-M4 principal procesador de aplicaciones.
    • Funcionando a frecuencias de hasta 204 MHz.
    • JTAG, cable serial de depuración, y construido en el CNTV.
  • On-chip de memoria
    • Hasta 1 MB en el chip de memoria flash de doble banco con flash acelerador.
    • 16 kB EEPROM en el chip de memoria de datos.
    • 136 kB SRAM para el código y uso de datos.
    • Múltiples bloques SRAM con acceso al bus independiente. A dos cuadras de SRAM se pueden apagar individualmente.
    • 64 kB ROM que contiene el código de arranque en el chip y controladores de software.
    • 32 bits de propósito general programable de una sola vez (OTP) de la memoria.
  • Periféricos digitales configurables
    • Serial GPIO (SGPIO) interfaz.
    • Configurable Estado Timer (SCT) subsistema en AHB.
    • Las matrices globales multiplexor de entrada (GIMA) permite cruzar a conectar múltiples entradas y salidas a los periféricos por eventos tales como los temporizadores, SCT, y ADC0 1 /.
  • Interfaces serie
    • Quad SPI Flash Interface (SPIFI) con cuatro carriles y hasta 60 MB por segundo.
    • 10/100T MAC Ethernet con interfaces RMII y MII y soporte para DMA de alto rendimiento a carga baja de la CPU. Soporte para IEEE 1588 de fecha y hora sellado de tiempo / avanzado (IEEE 1588-2008 v2).
    • Una alta velocidad de USB 2.0 Host / Device / OTG interfaz con soporte DMA y en el chip PHY de alta velocidad.
    • Una alta velocidad de USB 2.0 Host / Device interface con soporte DMA, el chip PHY a toda velocidad e interfaz ULPI a las señales externas de alta velocidad PHY.
    • USB interfaz de software de prueba eléctrico incluido en la ROM pila USB.
    • Un 550 UART con soporte DMA y la interfaz de módem completo.
    • Tres 550 USARTs con DMA y asistencia en modo síncrono y una interfaz de tarjeta inteligente conforme con ISO7816 especificación. Una USART con interfaz IrDA.
    • Dos C_CAN 2.0B controladores con un canal cada uno.
    • Dos SSP controladores con FIFO y soporte multi-protocolo. Tanto los programas de seguridad social, con el apoyo DMA.
    • Un controlador de SPI.
    • Un modo rápido Plus I ² C-bus interfaz con el modo monitor y con libre drenar pines I / O que se ajusten al máximo I ² C-bus especificación. Soporta velocidades de datos de hasta 1 Mbit / s.
    • Un estándar I ² C-bus interfaz con el modo monitor y con el estándar de E / S pins.
    • Dos I ² S interfaces, cada una con soporte DMA y con una entrada y una salida.
  • Digital periféricos
    • Controlador de memoria externa (EMC) el apoyo externo SRAM, ROM, flash NOR y dispositivos SDRAM.
    • LCD con controlador de DMA y una resolución de pantalla programable de hasta 1024 x 768 V. Compatible con paneles de STN monocromo y color y paneles TFT en color, y apoya 1/2/4/8 color bpp Look-Up Table (CLUT) y 16 / 24-bit de mapeo de píxeles directa. Disponible en las partes LPC4357/53 solamente.
    • Secure Digital Input Output (SD / MMC) Tarjeta de interfaz.
    • Ocho canales de uso general DMA (GPDMA) controlador puede acceder a todas las memorias sobre la AHB y todos los esclavos AHB con capacidades DMA.
    • Hasta 164 General Purpose Input / Output (GPIO) pines con resistencias pull-up/pull-down configurables.
    • Registros GPIO se encuentran en la AHB para un acceso rápido. Puertos GPIO tiene soporte DMA.
    • Hasta ocho pines GPIO pueden ser seleccionados de todos los pines GPIO como borde y de nivel de las fuentes de interrupción sensibles.
    • Dos módulos de interrupción GPIO grupo habilitar una interrupción basada en un patrón programable de estados de entrada de un grupo de pines GPIO.
    • Cuatro de propósito general timer / contadores con capacidades de captura y de partido.
    • Un motor de control del modulador de ancho de pulso (PWM) para el control de tres fases del motor.
    • Un codificador de cuadratura Interface (QEI).
    • Temporizador de interrupción repetitiva (temporizador RI).
    • Temporizador de vigilancia de ventana (WWDT).
    • Ultra-bajo consumo de energía Reloj en tiempo real (RTC) en el dominio de alimentación independiente con 256 bytes de registros de copia de seguridad de la batería con alimentación.
    • Temporizador de alarma, puede ser alimentado por baterías.
  • Periféricos analógicos
    • Un DAC de 10-bit con soporte DMA y una tasa de conversión de datos de 400 kSamples / s.
    • Dos 10-bit ADCs con soporte DMA y una tasa de conversión de datos de 400 kSamples / s. Hasta ocho canales de entrada al ADC.
  • ID único para cada dispositivo.
  • Reloj unidad de generación
    • Cristal oscilador con una autonomía de 1 MHz a 25 MHz.
    • 12 MHz interna RC (IRC) oscilador recortado a 1% de precisión respecto a la temperatura y la tensión.
    • Ultra-bajo consumo de energía Reloj en tiempo real (RTC) oscilador de cristal.
    • Tres PLLs permitir el funcionamiento de la CPU hasta la velocidad máxima de la CPU sin la necesidad de un cristal de alta frecuencia. El segundo PLL está dedicado a la USB de alta velocidad, la tercera PLL puede utilizarse como audio PLL.
    • Salida del Reloj.
  • Poder
    • Single 3,3 V (2,2 V a 3,6 V) fuente de alimentación con un chip de DC-a-DC para la central de suministro y el dominio de la potencia RTC.
    • RTC dominio de alimentación puede ser alimentado por separado por una fuente de batería de 3 V.
    • Cuatro modos de ahorro de energía: el sueño, el sueño profundo-, apagado-y en el fondo el poder hacia abajo.
    • Procesador de despertar del modo de suspensión a través de despertador interrupciones de varios periféricos.
    • Wake-up de sueño profundo, Power-down, y en el fondo de energía a través de los modos de interrupciones externas e interrupciones generadas por bloques de potencia de la batería en el dominio de la potencia RTC.
    • Apagón detectar con cuatro umbrales separados para restablecer interrupción y forzado.
    • Power-On Reset (POR).
  • Disponible como LQFP208, LQFP144, LBGA256, TFBGA180 o paquetes TFBGA100.

Aplicaciones

  • De control del motor
  • Gestión de la energía
  • Línea blanca
  • Lectores RFID
  • Las aplicaciones de audio
  • Automatización industrial
  • image

 

  • e-dosificadora

Hoja de datos

No hay comentarios:

Publicar un comentario