Electrónica: TDA8007BHL Multiprotocolo IC tarjeta de interfaz de

El TDA8007BHL es una tarjeta de interfaz rentable para dos lectores de tarjetas inteligentes. Controlado a través de un bus paralelo, que cumple todos los requisitos de la norma ISO 7816, GSM 11.11, EMV4.2 y EMV 2000. Se dirige a un no multiplexado de 8-bit bus de datos, por medio de registros de direcciones Ad0, AD1, AD2 y AD3. TDA8007BHL/C3 puede ser también dirigido a través de un acceso multiplexado. La norma ISO integrado UART y los contadores de tiempo de permitir un fácil utilizar incluso a altas velocidades de transmisión sin restricciones de tiempo real. Debido a su entrada de selección de chip, externo / salida y características de interrupción, se simplifica en gran medida la realización de un lector de cualquier número de tarjetas. Le da las cartas y el lector de un nivel muy alto de seguridad, debido a su hardware especial de las descargas electrostáticas, cortocircuito corte de energía, etc El paso integrado en el convertidor permite la operación dentro de un rango de tensión de alimentación de 2,7 V a 6 V .

TDA8007BHL/C4 permite el acceso múltiple y no sólo TDA8007BHL/C3 apoyo tanto el acceso no multiplexada y multiplexado.

Características y beneficios

Control y comunicación a través de un interfaz paralelo de 8-bits, compatible con memoria de acceso no multiplexado, TDA8007BHL/C3 puede ser también dirigido a través de una memoria de acceso multiplexado
Específica UART ISO con acceso de entrada paralelo / salida para el procesamiento automático de la convención, tipo de interés variable de transmisión a través de la frecuencia o la programación de la división de relación, gestión de errores a nivel de caracteres para T = 0 y tiempo adicional de registro de
FIFO durante 1 a 8 caracteres en modo de recepción
Paridad contador de errores en el modo de recepción y en el modo de transmisión automática con la retransmisión
Doble V _CC generación: 5 V ± 5%, 65 mA (máx.); 3 V ± 8%, 50 mA (máximo) o 1,8 V ± 10%, 30 mA (máx.), con la subida y bajada controlada
Dual tarjetas de generación de reloj (hasta 10 MHz), con tres veces la frecuencia de duplicación sincrónica (f _XTAL , 1/2f _XTAL , 1/4F _XTAL y 1/8f _XTAL )
Tarjetas de parada del reloj (en el nivel alto o bajo) o 1,25 MHz (del oscilador interno) para las tarjetas al apagar el modo de
La activación automática y la secuencia de desactivación a través de un secuenciador independiente
Soporta los protocolos asincrónicos T = 0 y T = 1, de acuerdo con: ISO 7816 y EMV4.2
Versátil de 24-bit contador de tiempo de espera para la respuesta a reinicio (ATR) y el procesamiento de los tiempos de espera
Unidad específica Primaria Tiempo (ETU) en sentido contrario para el turno de guardia Block (BGT): 22 en T = 1 y 16 en T = 0
Retardo mínimo entre dos personajes en el modo de recepción:
- en el Protocolo T = 0: 11,8 ETU
- en el Protocolo T = 1: 10,8 ETU
Soporta tarjetas sincrónicas
Las limitaciones actuales en caso de cortocircuito (pines I/O1 y I/O2 y VCC1 y VCC2, RST1 y RST2)
Circuitos especiales para los picos de encendido y apagado de matar durante
Suministro para el restablecimiento de encendido y apagado de supervisor de
Paso del convertidor (tensión de alimentación de 2,7 V a 6 V), doblador, triplicador o seguidor de acuerdo a V _CC y V _DD
Entrada adicional / pin de salida que permite el uso de la UART ISO a otra interfaz analógica (pin de E / OAUX)
Pin de interrupción adicional que permite la detección de la alternancia en el nivel de una señal externa (pin INTAUX)
Rápido y eficaz intercambio entre las tres cartas debido a separar el almacenamiento en búfer de los parámetros para cada tarjeta
Selección de Chip de entrada que permite el uso de varios dispositivos en paralelo y de paginación espacio de memoria
Mejora de la protección de ESD en lado de la tarjeta (excepto C4x, C8x): 6 kV (min.)
Software de la biblioteca para una fácil integración dentro de la aplicación
Al apagar el modo de reducir el consumo de corriente cuando no hay actividad.