NOTA DE APLICACIÓN 5384
07 de mayo 2012
Resumen: Las especificaciones tales como el ruido, el número efectivo de bits (ENOB), la resolución efectiva y libre de ruido de resolución en gran parte, definir la forma exacta de un ADC es en realidad. En consecuencia, la comprensión de las métricas de rendimiento relacionados con el ruido es uno de los aspectos más difíciles de la transición de un SAR de un ADC delta-sigma. Con la actual demanda de una mayor resolución, los diseñadores deben desarrollar una mejor comprensión de la ADC ruido, ENOB, la resolución efectiva y relación señal-ruido (SNR).Esta nota de aplicación ayuda a esa comprensión.
Una versión similar de este artículo fue publicado en Planeta analógica el 16 de septiembre de 2011.
Una de las principales tendencias para el ADC es el movimiento hacia una mayor resolución. La tendencia impacta una amplia gama de aplicaciones, incluyendo la automatización de fábrica, la temperatura de detección, y la adquisición de datos. La necesidad de una mayor resolución está llevando a los diseñadores de los tradicionales de 12 bits del registro de aproximaciones sucesivas (SAR) a ADC delta-sigma ADC con resoluciones que alcanzan los 24 bits.
Todos los ADCs tienen una cierta cantidad de ruido. Eso incluye tanto la entrada que se refiere el ruido, que es inherente a la ADC, y la cuantificación del ruido, que es el ruido generado, mientras que el ADC está convirtiendo.Especificaciones como el ruido, el número efectivo de bits (ENOB), la resolución efectiva y libre de ruido de resolución en gran parte, definir cómo precisa un ADC es en realidad. En consecuencia, la comprensión de las métricas de rendimiento relacionados con el ruido es uno de los aspectos más difíciles de la transición de un SAR de un ADC delta-sigma. Con la actual demanda de una mayor resolución, los diseñadores deben desarrollar una mejor comprensión de la ADC ruido, ENOB, la resolución efectiva y relación señal-ruido ( SNR ). Este artículo le ayudará a ese entendimiento.
Mayor resolución y el valor de Delta-Sigma ADC
En el pasado, un 12-bits SAR ADC menudo era lo suficientemente bueno para medir una gran variedad de señales y las entradas de tensión. Si una aplicación necesaria la medición más fina, una etapa de ganancia o amplificador de ganancia programable (PGA) se podría añadir en frente del ADC.
En 16 bits, la elección de un diseñador es todavía ADCs SAR principalmente, pero también incluye algunas ADCs delta-sigma. Sin embargo, para los diseños que necesitan más de 16 bits, el delta-sigma ADC son cada vez más frecuente. ADC SAR se limitan actualmente a 18 bits, mientras que el delta-sigma ADC están ampliando su presencia en el 18, 20 y 24 bits. Hay otras ventajas a los ADCs delta-sigma. Su precio ha caído considerablemente en los últimos 10 años y se han convertido en más fácil de usar y de entender más ampliamente.
Resolución efectiva
Resolución efectiva se define en unidades de bits con la ecuación:
Resolución efectiva de registro = 2 [a escala completa gama de voltaje de entrada / ADC RMS de ruido]
O tal vez simplemente más como:
Resolución efectiva de registro = 2 [V IN / V RMS_NOISE ]
Resolución efectiva no debe ser confundido con ENOB, a pesar de que suenan muy similares. La metodología más común para ENOB medición utiliza una FFT análisis de una entrada de onda sinusoidal para el ADC. El estándar IEEE ® estándar de 1057 define ENOB como:
ENOB = log 2 [a escala completa gama de voltaje de entrada / (ADC ruido RMS x √ 12)]
SINAD se define como la relación señal-ruido más distorsión de relación. SINAD y ENOB se utilizan para medir el desempeño dinámico del ADC.
Por lo tanto:
SINAD = [eficaz de entrada de voltaje / tensión de ruido RMS]
Cuando el ruido RMS = 1 / M [ 
Donde E AVM = residuo de X MAV , y X AVM (FM) es el componente de la magnitud promedio del espectro a una frecuencia dada discreta después de la DFT .
La resolución efectiva y libre de ruido medida de resolución de la ADC en el nivel de ruido en esencia, DC, donde la distorsión espectral ( THD , SFDR ) no es un factor.
Una vez que el ruido de la ADC y el rango de entrada se sabe, el cálculo de resolución efectiva y resolución libre de ruido se vuelve simple.
El ADC rango de voltaje de entrada se basa en la tensión de referencia. Si el ADC integra un PGA, que debe tenerse en cuenta en el rango de tensión también. Algunos ADCs delta-sigma incluyen PGA para obtener las señales pequeñas. Los nuevos ADC con PGA suelen especificar el ruido como <100nV RMS . Aunque estas cifras parecen impresionantes de ruido en comparación a los mayores centros de retención, a menudo se basa en un rango de entrada muy pequeño. Esto es debido a la pequeña gama finalmente será amplificado para adaptarse a una porción más amplia de rango activo de la ADC basado en la tensión de referencia. Así, mientras que el ruido se ve pequeña para estos centros de retención con la PGA, la resolución efectiva y resolución libre de ruido puede no ser tan bueno como ADC sin PGA.
Consideremos un ejemplo sencillo. Un ADC de 24 bits con un ajuste de la PGA de 128 ofertas 70nV RMS de ruido con un voltaje de referencia de 2,5 V y un rango de entrada de ± V REF / PGA (± 2.5V/128 = 39.1mV). La resolución efectiva es, por lo tanto:
registro de 2 [V EN AV RMS_NOISE ] = log 2 ] = [39.1mV/70nV 19.1 bits de
Utilizando el mismo ADC con un ajuste de la PGA de 1, el ruido se eleva a 1.53μV RMS . Con un rango de entrada de 5 V (± 2,5 V / 1), la resolución efectiva se convierte en 21,6 bits.
La mejor práctica es comprobar la ficha de datos de ADC para el rango de entrada que usted necesita.
Libre de ruidos Resolución
Ruido libre de resolución utiliza el ruido de voltaje pico a pico en lugar de que el ruido de RMS. Ruido libre de resolución, también en bits, se define por la ecuación:
Ruido sin solución log = 2 [a escala completa gama de voltaje de entrada / ADC de pico a pico de ruido]
Ruido sin resolución log = 2 [V IN / V P-P_NOISE ].
Ruido libre de resolución también se refiere a veces como sin parpadeo resolución. Piense en esto en términos de un ½ 5 - o 6 ½ dígitos multímetro en el laboratorio. Si el último dígito de la pantalla es estable y no parpadeo, la palabra de salida de datos es mejor que el nivel de ruido del sistema.
Usando un factor de cresta de 6,6 como un ejemplo, el ruido de pico a pico es 6.6x el ruido de RMS. Como resultado, la resolución efectiva es de 2,7 bits de resolución más alta que la libre de ruido. Utilizando el mismo ruido y los valores de referencia anteriores, la resolución libre de ruido es de 18,9 bits.
Sin ruido Condes
Libres de ruido cuenta es otro indicador de que los sistemas de precisión que usan para evaluar el rendimiento de ADC. Esto es particularmente cierto con una aplicación como balanzas, donde 50.000 libres de ruido recuentos podrían ser necesarias. Este valor puede ser calculado mediante la conversión de la resolución libre de ruido en cuenta por un factor de 2 N .
Un ejemplo es un ADC de 10-bits. Utilizando la fórmula de dos 10 , un ideal de 10-bit ADC tiene 1.024 cargos sin ruido. Un ideal de 12-bit ADC tiene 4.096 cargos sin ruido. Una vez más, utilizando las mismas libres de ruido por encima de los valores de resolución, que el ejemplo daría dos 18.9 , o 489,178 cuentas libres de ruido.
Sobremuestreo con Delta-Sigma ADC
Uno de los puntos fuertes de ADCs delta-sigma es su arquitectura de sobremuestreo. Esto significa que el oscilador interno / reloj está funcionando a una frecuencia mucho mayor que la velocidad de datos de salida, también referido como la tasa de producción. Algunos ADCs delta-sigma puede variar la velocidad de datos de salida. Esto permite a los diseñadores para optimizar la toma de muestras para velocidades más altas con nivel de ruido que es peor, o para velocidades más bajas, con más filtrado, modelado de ruido (empujando el ruido en la banda de frecuencias fuera de la zona de interés de medición), y un mejor desempeño de ruido. Muchos de los más nuevos delta-sigma ADC ofrece la solución eficaz y sin ruido de los resultados de la resolución en forma de tabla, por lo que es fácil comparar las ventajas y desventajas.
La Tabla 1 muestra un ejemplo de tasa de datos de ADC, el ruido, la solución libre de ruido de resolución (NFR), y eficaz, tanto en los modos de entrada bipolares y unipolares modos. El ADC es el MAX11200 , un dispositivo de 24 bits capaz de medir ya sea bipolar (± V REF ) o unipolar (0V a V REF entradas). El MAX11200 opera desde una única fuente de 2.7V a 3.6V, con la referencia capaz de ser parcial a la oferta. Los valores bipolares se basan en el rango de entrada máxima de ± 3,6 V; las mediciones unipolares se basan en un rango de entrada 0V a 3.6V.
El oscilador interno MAX11200 se puede programar a través del software para 2.4576MHz de rechazo 60Hz a los bajos tipos de datos de configuración, o para 2,048 MHz para 50 Hz rechazo a velocidades de datos más bajos. En cualquiera de velocidad de datos, el ruido ADC es el mismo. Por lo tanto, la resultante libre de ruido de resolución y los valores eficaces de resolución son coherentes. Un oscilador externo se puede aplicar para una muesca 55Hz que da un buen rechazo tanto a 50Hz y 60Hz.
Un factor clave detallan en la Tabla 1 es la resolución bipolar eficaz. Esto se limita a un máximo de 24 bits, porque la palabra de datos de salida es de 24 bits de longitud. A la menor de tres tipos de configuración de datos, nivel de ruido de la ADC es suficientemente baja para que la resolución efectiva es mejor que la de 24 bits si el ADC eran para la salida de más de 24 bits de datos en el interfaz de serie .
Resolución efectiva siempre es mejor que 2,7 bits de la resolución sin ruido, a menos que se ven limitados por la palabra de salida de datos.
Tabla 1. MAX11200 de frecuencia de muestreo vs Tabla de ruido
Tabla 1. MAX11200 de frecuencia de muestreo vs Tabla de ruido
| Tabla 1. MAX11200 de frecuencia de muestreo vs Tabla de ruido | ||||||
| Velocidad de datos (MSF ) | ADC ruido (mV RMS) | Bipolar sin ruido Resolución (bits) | Bipolar efectiva la Resolución (bits) | Unipolar sin ruido Resolución (bits) | Resolución efectiva unipolar (Bits) | |
| * | ** | |||||
| 1 | 0,83 | 0,21 | 22,3 | 24,0 | 21,3 | 24,0 |
| 2.5 | 2,08 | 0,27 | 22,0 | 24,0 | 21,0 | 23,7 |
| 5 | 4,17 | 0,39 | 21,4 | 24,0 | 20,4 | 23,1 |
| 10 | 8,33 | 0,57 | 20,9 | 23,6 | 19,9 | 22,6 |
| 15 | 12,5 | 0,74 | 20,5 | 23,2 | 19,5 | 22,2 |
| 30 | 25 | 1,03 | 20,0 | 22,7 | 19,0 | 21,7 |
| 60 | 50 | 1,45 | 19,5 | 22,2 | 18,5 | 21,2 |
| 120 | 100 | 2,21 | 19,0 | 21,7 | 18,0 | 20,7 |
** oscilador interno es 2,048 MHz para el rechazo de 50Hz.
Configuración y el filtrado de ruido para reducir el ruido y una mejor resolución
Además de sobremuestreo, la forma de ruido permite delta-sigma ADC para alcanzar el bajo ruido y alta precisión muestra en la Tabla 1. Esto se ilustra en las figuras 1 a través de 3 . La Figura 1 muestra el ruido normal de un ADC de cuantización. Figura 2 detalles un ADC que incluye sobremuestreo, un filtro digital, y diezmado. La gran mayoría de los núcleos de ADC que usan sobremuestreo son Delta Sigma. Sobremuestreo por un factor de N propaga el ruido en una banda de frecuencias más amplio, mientras que el digital (sinc) filtro elimina una buena parte del ruido.
Figura 1. Standard ADC nivel de ruido.
Figura 2. ADC con sobremuestreo por un factor de N, filtro digital, y diezmado.
Figura 3 detalles un modulador sigma-delta con los bloques como en la figura 2, además de la forma de ruido. Al empujar el ruido de manera desproporcionada a frecuencias más altas, el ruido en la banda de frecuencias de interés se convierte en ultra bajo. Las técnicas de este tipo permiten delta-sigma de los fabricantes de ADC para lograr menores 1μV RMS cifras de ruido.
Figura 3. ADC con sobremuestreo por el factor de N, la forma de ruido, filtro digital, y la aniquilación. Ruido (zona verde) en la banda de la ADC de entrada de frecuencia de interés es muy pequeña.
Conclusión
Con su capacidad de sobremuestreo y el ruido de por sí bajo, el delta-sigma ADC son una opción excelente diseño para sistemas que requieren una mayor resolución. Como diseñadores deben resolver las señales más pequeños, un claro entendimiento de los ruidos de ADC, la resolución efectiva, ENOB y libre de ruido de resolución se convierte en parte integral de la elección de la solución correcta ADC.
IEEE es una marca de servicio registrada del Instituto de Ingenieros Eléctricos y Electrónicos, Inc.
Partes Relacionadas
MAX11200
24-Bit, un solo canal, potencia ultra-baja, Delta-Sigma ADC con GPIO
Muestras gratuitas
No hay comentarios:
Publicar un comentario