MAX7400 Circuito de bajo costo convierte reloj senoidal de baja distorsión

NOTA DE SOLICITUD 4547

 

Resumen: Este circuito se deriva una onda senoidal pura de una fuente de reloj de cristal controlados por medio de un contador de anillo para eliminar los armónicos no deseados de mayor amplitud, y filtrar el resultado con un paso bajo de 8 º orden, cambiar-condensador de filtro elíptico (MAX7400).
Una versión similar de este artículo apareció en octubre de 2007 cuestión de la PD revista.
A, de bajo costo circuito simple ( Figura 1 ) utiliza el reloj existente en un sistema digital para generar una distorsión de señales de audio de baja. Dado que la mayoría del sistema de relojes digitales se derivan de osciladores de cristal, los relojes de producir y precisa ondas sinusoidales estable.

Figura 1. Este circuito económico se deriva una onda senoidal de baja distorsión de una señal de reloj de 50%-deber-ciclo.
El método más obvio es dividir la frecuencia de reloj hasta la frecuencia de audio es necesario, y luego filtrar los armónicos. Una onda cuadrada de ciclo de 50%, por ejemplo, contiene sólo armónicos impares (3 ^ª , 5 ^ª , 7 ^ª , etc), y sus amplitudes disminuyen con frecuencia. El 3 ^º armónico de amplitud es 1 / 3 de los derechos fundamentales, el 5 ^º es 1 / 5 de la fundamental, y así sucesivamente.
circuitos de filtro dar mejores resultados si primero atenuar la señal de entrada de la amplitud de los armónicos no deseados-más alto.Este trabajo se logra fácilmente con un contador de anillo (U2) y un promedio ponderado de resistencia de la red simple que atenúa los armónicos por debajo de la 9 ^ª por lo menos 70 dB ( Figura 2 ). Un niño de 8 ^º orden de paso bajo, cambiar-condensador de filtro elíptico (U3, MAX7400 ) elimina la mayor parte de los armónicos restantes. El rincón de frecuencia U3 es fijado por el reloj de la entrada como f_RELOJ / 100.

Figura 2. Una red simple resistencia en el circuito de la figura 1 (R1-R4) reduce la distorsión armónica por debajo de la 9 ^ª armónica.
Contador de anillo U1 divide el CMOS-nivel de la señal del reloj de entrada por diez. El segundo anillo del contador (U2) también divide el reloj a las diez, pero sus resultados se resumen en una resistencia de la red ponderada para producir una aproximación a paso 9 de una onda senoidal. Esa forma de onda es más filtrada por U3, que atenúa los armónicos por debajo del nivel de ruido. circuito de entrada de señal de la (clk en) sirve como un reloj para U3. Para lograr la menor distorsión, de entrada U3 debería ir a V _DD / 2, y su señal de entrada atenuada a 2.2V pico. Esta atenuación se logra con un voltaje de divisor formado por la red de salida de la resistencia a la ponderación y el filtro IC resistencia de entrada (R5 y R6 en paralelo ). 10kHz A continuación, el circuito se muestra alcanza los niveles de distorsión inferior al 0,01%.

partes relacionadas

MAX7400
8 º de pedido, paso bajo, elíptica, Cambiar-Condensador Filtros
Muestras gratuitas