El MAX72420 es un dispositivo altamente integrado de gestión destinado a proporcionar una solución rentable para la placa base, almacenamiento, o la gestión de sistemas embebidos. El dispositivo contiene un alto rendimiento, el motor RISC de 32 bits, un controlador Ethernet 10/100 de acceso a medios (MAC), cuatro modo maestro / esclavo ² interfaces C, una de alta velocidad I ² maestro C / núcleo de esclavos, dos de uso general universal asincrónica receptor-transmisor (UART), tres temporizadores de 32 bits; hasta 54 bits de entrada de uso general / salida (GPIO); 64 KB de SRAM de alta velocidad, una interfaz SPI ™ de memoria y un puerto EJTAG de depuración de firmware y el desarrollo. El dispositivo es compatible con una configurables opcionalmente bajo pin-cuenta (LPC) interfaz de sistema para aplicaciones que requieren un sistema de conexión directa. El dispositivo también es compatible con una conexión a un controlador de red a través de una interfaz de reducción de los medios de comunicación independientes (RMII), que puede ser configurado como un controlador de interfaz de red de banda lateral (NC-SI). El MAX72420, junto con un número mínimo de componentes adicionales, puede ser configurado para soportar todas las funciones de gestión, manteniendo la flexibilidad para apoyar un sistema ampliado de manera significativa a través de varias interfaces periféricas.
Debido a que las funciones de gestión suelen requerir una cantidad limitada de ancho de banda y se producen con poca frecuencia, un chip RISC de funcionamiento del motor a través de una interfaz de memoria SRAM SPI con cero de espera estado interno de la ejecución de código crítico proporciona un rendimiento óptimo con un sistema de bajo costo. El MAX72420 también es compatible con la próxima generación de dispositivos SPI, que puede duplicar o cuadruplicar el ancho de banda de la interfaz mediante el uso de pernos adicionales de la señal. Varias funciones periféricas están incluidas en el dispositivo para soportar una variedad de requisitos de control integrado. requisitos externos de componentes se limitan a un solo dispositivo de memoria Flash SPI y I ² C periféricos destinados a funciones de gestión del sistema. periféricos adicionales se pueden agregar a través de la interfaz GPIO.
El MAX72420 está disponible en 88 bolas, bolas matriz de la red a escala de chip (CSBGA) del paquete.
Solicitud de Hoja de datos completa
Características principales
Aplicaciones / Usos
- Integrado MX3 núcleo RISC microprocesadores de 32 bits
- Cuatro Modo maestro / esclavo, Capaz Multimaster-I ² C Interfaces (IPMB)
- De alta velocidad Maestro / Esclavo I Núcleo C ²
- De hasta 54 bits de usuario puede definir de uso general de E / S con hasta 42 interrupciones externas
- Master en modo SPI interfaz para la conexión a la serie Flash ROM (Código de la tienda) con soporte opcional de doble / cuádruple SPI
- Integrado 64KB usuario Zero-Espere-Datos del Estado de SRAM
- Tres temporizadores programables de 32 bits, uno apoya un temporizador Watchdog
- Dos de uso general de UART con hardware de control de flujo
- Ethernet 10/100 MAC para la conexión a un controlador de red a través de un RMII o NC SI-
- PLL integrado para su uso con un cristal Low-Frequency/Low-Cost (Soporta 4, 8, 10 o 12MHz relojes de referencia)
- 32 Facultativo de velocidad del ventilador-Entradas Monitor
- 32 Pulso Facultativo de ancho-de modulación (PWM) Resultados
- Dos de 64 bits de serie de uso general de entrada / salida (SGPIO) Maestro / Esclavo Interfaces
- EJTAG depurador para el desarrollo de firmware y soporte de depuración
- Opcional Sistema LPC Interface para aplicaciones con conexiones directas puente
- Dos controlador de teclado configurable / interfaces de administración de servidor
- De serie opcional de un solo cable (SWS) Interfaz de Apoyo LM32, LM41 y dispositivos LM95010
- Tolerantes 5V I / O uso de la tecnología 3.3V
- Administración del servidor
- SES o SAF-TE Más de I ² C
- Recintos de almacenaje
No hay comentarios:
Publicar un comentario