La serie FA1384X son circuitos integrados de control de modo actual CMOS para
convertidores fuera de línea y de CC a CC.
Estos circuitos integrados pueden reducir la pérdida del circuito de arranque y son óptimos para
fuentes de alimentación de alta eficiencia debido a la baja potencia de disipación lograda a través de cambios en los procesos de fabricación de CMOS.
Estos circuitos integrados pueden conducir un MOSFET de potencia directamente.
La fuente de alimentación compacta de alto rendimiento puede ser diseñada con componentes externos mínimos.
■ Características
• Proceso CMOS ¿Qué es la CMOS?
El semiconductor complementario de óxido metálico o complementary metal-oxide-semiconductor (CMOS) es una de las familias lógicas empleadas en la fabricación de circuitos integrados. ... En la actualidad, la mayoría de los circuitos integrados que se fabrican usan la tecnología CMOS.
• Disipación de baja potencia.
• Corriente en espera 2 µA (máx.), Corriente de arranque 30 µA (máx.)
• Limitación de corriente pulso por pulso
• Referencia de banda prohibida de 5V
• UVLO (bloqueo de subtensión) con histéresis.
La histéresis es la tendencia de un material a conservar una de sus propiedades, en ausencia del estímulo que la ha generado. Podemos encontrar diferentes manifestaciones de este fenómeno. Por extensión se aplica a fenómenos que no dependen sólo de las circunstancias actuales, sino también de cómo se ha llegado a esas circunstancias.
• Ciclo de trabajo máximo FA13842, 13843: 96% FA13844, 13845: 48%
• Pin por pin compatible con UC384X.
Nota: Los pines son totalmente compatibles, pero las características no lo son.
Cuando nuestros circuitos integrados se aplican a un circuito de alimentación diseñado para la serie 384X de otros fabricantes, las características de seguridad de la fuente de alimentación debe ser verificado.
Descripción de cada circuito.
1. Oscilador.
La frecuencia de oscilación está determinada por la resistencia de temporización RT y el condensador de temporización CT, que están conectados a RT / CT terminal. CT se carga a aproximadamente 3V a través de RT desde un 5V referencia, y descargado a aproximadamente 1.4V por el incorporado circuito de descarga. (Ver Fig. 1, 2, 3.)
Se generan pulsos de supresión en el CI durante la TC período de alta.
La salida se fija en el estado "bajo" por estos pulsos, y un Se produce un tiempo muerto fijo.
Por lo tanto, el cambio la frecuencia de un MOSFET de potencia es la mitad de la oscilación frecuencia determinada por RT y CT. (Ver Fig. 3.).
2. Amplificador de error
La entrada y salida de inversión están conectadas al terminal FB y terminal COMP, respectivamente. Una referencia de 2.5V es conectado internamente a la entrada no inversora.
El voltaje de salida está compensado por un voltaje de diodo VF (= 0.7V) y dividido por tres. El voltaje dividido está conectado a la entrada del comparador de detección de corriente.
3. Comparador de detección de corriente y pestillo PWM.
El estado "Alto" del terminal OUT comienza en el momento en que CT comienza a cargar. El terminal OUT cambia a "Bajo" cuando el la corriente máxima del inductor alcanza el nivel umbral controlado por la salida del amplificador de error (terminal COMP).
La corriente del inductor se convierte en voltaje al detectar resistencia RS insertada entre GND y la fuente de energía MOSFET. Este voltaje es monitoreado por el terminal ISNS.
La corriente máxima del inductor "Ipk" se expresa de la siguiente manera:
Ipk = (Vcomp – 0.7) / (3 • RS) 0.7V VF
Vcomp: un voltaje en el terminal COMP.
El valor máximo del nivel umbral de la corriente.
El comparador de detección se mantiene a 1V. Por lo tanto, el máximo
El pico de corriente "Ipk (max)" es el siguiente:
Ipk (máx.) = 1.0V / RS
4. Bloqueo por subtensión (UVLO).
Para configurar el IC en el modo de operación antes de la salida la etapa (terminal OUT) está habilitada, dos bloqueos por bajo voltaje se incorporan a los comparadores para controlar la fuente de alimentación voltaje (VCC) y voltaje de referencia (VREF).
El nivel de umbral del comparador VCC se establece en 16.5V / 9V para FA13842 / 44. En el modo de espera modo, en el que el VCC está por debajo del umbral de ENCENDIDO, la potencia la corriente de suministro se mantiene en casi 0 (cero). Sin embargo, se requiere una corriente máxima de 30 µA para cambiar desde el modo de espera a modo de funcionamiento.
El nivel de umbral del comparador VREF se establece en aproximadamente 3.2V / 2.0V.
Un diodo zener de 30V está conectado a VCC y GND para proteger el CI contra sobretensiones.
5. Etapa de salida
Se incorpora una etapa de salida de la composición del inversor CMOS, haciendo posible así oscilar completamente el voltaje de la puerta de un MOSFET de potencia al VCC.
La etapa de salida proporciona una fuente de corriente de 400 mA y un sumidero de corriente de 1A como la capacidad de corriente pico. (Cuando VCC es 15V) La etapa de salida se mantiene en el estado "Bajo" en modo de espera.
6. Tensión de referencia.
La referencia de banda prohibida de 5.0V (± 5%) (Tj = 25˚C) está incorporada.
Es posible suministrar una corriente de aproximadamente 10 mA a una fuente externa del circuito, además de suministrar una corriente de carga a la sincronización del condensador del oscilador.
Conecte un condensador de derivación de cerámica de 0.1 µF o más al Terminal VREF para estabilizar este voltaje.
Consejo de diseño
1. Circuito de arranque.
Un circuito de arranque típico se muestra en la figura 4.
El voltaje de entrada de CA carga el condensador C2 y suministra corriente de arranque al CI a través de la resistencia de arranque R1. Cuando este voltaje alcanza el voltaje de umbral de ENCENDIDO, el IC vuelve a El modo de funcionamiento y la energía eléctrica se suministran desde El devanado de polarización del transformador a partir de entonces.
Con el proceso CMOS, la corriente de arranque es inferior a 30 µA.
Cuando aumenta la resistencia de arranque, la tasa de carga de el condensador C2 disminuye y aumenta el tiempo de arranque. Seleccionar Los valores óptimos para R1 y C2.
La relación entre la resistencia de arranque y el tiempo de arranque para el circuito indicado en la figura 4 se muestra en la figura 5.
La figura 6 indica un método para aumentar la resistencia de arranque a Reducir la pérdida y acortar el tiempo de arranque.
El tiempo de inicio es acortado al reducir la capacitancia de C2. La corriente de sesgo se suministra desde C3 después del arranque.
2. Funcionamiento sincronizado con señales externas.
El circuito que se muestra en la Fig. 7 permite la operación sincronizada con Señales externas.
La operación sincronizada se inicia cuando el terminal RT / CT el voltaje se eleva a aproximadamente 3 V o más. (Sincronizado a las borde de ataque.)
La señal de sincronización externa debe ser más alta que la frecuencia de ejecución libre.
En el caso de FA13844 / 45, la frecuencia de salida de OUT el terminal es 1/2 del de la frecuencia de la señal de sincronización.
3. Cierre bloqueado
En la Fig. 8 se muestra un circuito típico para el apagado bloqueado.
El voltaje del terminal OUT se mantiene bajo si el voltaje del El terminal COMP está bajo. El voltaje del terminal COMP debe establecerse a 0,7 V o menos en la temperatura de aplicación distancia. ”COMP a ISNS voltaje de compensación vs temperatura ".)
La fuente de corriente del terminal COMP es menor que aproximadamente 1.3mA.
El uso de un tiristor como el que se muestra en la Fig. 9 no es efectivo porque el voltaje de saturación del tiristor es más alto que 0.7V. Cuando se usa un tiristor, aumente el voltaje del FB terminal a más de 3V como se muestra en la Fig.10.
En el caso de un apagado cerrado, es necesario suministrar una corriente más grande que la corriente de retención del circuito de estructura de tiristores o de la tiristor Esta corriente debe proporcionarse a través de una puesta en marcha resistencia de la entrada de CA.
Cierre bloqueado con un tiristor usando el COMP El terminal no es efectivo.
3-1 El método para detectar una sobretensión (detección en el lado primario)
Un circuito de apagado típico para proteger contra Las sobretensiones detectadas en el lado primario se muestran en la figura 11.
Cuando el voltaje secundario aumenta en el circuito de retorno, El voltaje del devanado de polarización también aumenta en proporción.
Cuando este aumento de voltaje es detectado por el diodo zener ZD1, un el cierre bloqueado se logra. Como el voltaje secundario se detecta a través de un transformador, la precisión de detección es baja.
3-2 El método para detectar una sobretensión (detección en el lado secundario)
Un circuito de apagado típico para proteger contra las sobretensiones detectadas en el lado secundario se muestran en Fig. 12.
La precisión del voltaje detectado es alta en comparación con detección de sobretensión en el lado primario.
3-3 El método para detectar una sobrecorriente (detección de corriente primaria)
Un circuito de detección de sobrecorriente primaria típico se muestra en Fig.13.
3-4 El método para detectar una sobrecorriente (detección
de corriente secundaria) Un circuito de detección de sobrecorriente secundaria típico se muestra en Fig. 14.
3-1 El método para detectar una sobretensión (detección en el lado primario)
Un circuito de apagado típico para proteger contra Las sobretensiones detectadas en el lado primario se muestran en la figura 11.
Cuando el voltaje secundario aumenta en el circuito de retorno, El voltaje del devanado de polarización también aumenta en proporción.
Cuando este aumento de voltaje es detectado por el diodo zener ZD1, un el cierre bloqueado se logra. Como el voltaje secundario se detecta a través de un transformador, la precisión de detección es baja.
3-2 El método para detectar una sobretensión (detección en el lado secundario)
4. arranque suave Un circuito de arranque suave se muestra en la figura 15.
El tiempo aproximado de arranque suave se determina con lo siguiente cálculo. Este tiempo de inicio suave se define como el tiempo que el ISNS el voltaje del umbral terminal aumenta de 0V a 1V.
tsoft-start [ms] = 4.3 • C9 [µF]
5. Supresión del ruido en la detección de corriente.
terminal
Como cada ciclo, el valor actual se controla en el modo actual control, existe la posibilidad de que ocurra un mal funcionamiento incluso con un nivel de ruido relativamente bajo. Por tanto, es
necesario agregar un filtro CR para reducir el nivel de ruido en el terminal de detección de corriente. (Ver Fig. 16.)
6. Circuito ON / OFF con señal externa
Un circuito de encendido / apagado típico se muestra en la figura 17.
La etapa de salida (terminal OUT) se habilita cuando el voltaje
en el terminal FB se reduce a menos de 2.0V y se desactiva cuando el voltaje del terminal FB aumenta a más de 3V.
Ajuste el voltaje del terminal FB a un máximo de 5.3V en este caso.
7. Circuito de retroalimentación.
7-1 Un método que no utiliza un ER AMP interno
Un método que no usa un ER AMP interno se muestra en Fig. 18. Conecte el terminal FB a GND y conecte un optoacoplador al terminal COMP de la salida ER AMP para control de retroalimentación.
Es posible obtener una tensión de salida precisa de la fuente de alimentación, porque el voltaje de salida se controla directamente en el lado secundario
Asegúrese de conectar el terminal FB al GND en este caso.
Existe la posibilidad de que ocurra un mal funcionamiento si el FB, El terminal está abierto.
7-2 Un método que utiliza un ER AMP interno. Un método que utiliza un ER AMP interno se muestra en la figura 19.
En el circuito de retorno, los voltajes de bobinado de polarización del transformador es proporcional a la tensión del devanado secundario.
Por lo tanto, VCC es aproximadamente proporcional a la salida de CC voltaje en el lado secundario.
VCC se divide por resistencias y se controla en el terminal FB para controlar el voltaje de salida.
Este circuito de retroalimentación consiste en un número mínimo de componentes externos. componentes. Sin embargo, la regulación del voltaje de salida de CC es pobre porque el voltaje de salida no se controla directamente.
8. Compensación de pendiente
Es bien sabido que un convertidor de modo actual que controla la corriente máxima puede oscilar irregularmente cuando la corriente del inductor es continuo y el ciclo de trabajo es superior al 50%.
Esta oscilación irregular se llama oscilación subarmónica.
El período de oscilación subarmónica es igual a la integral.
número de los períodos de conmutación.
Este fenómeno se muestra en la figura 20.
Lu indica la pendiente positiva de la corriente del inductor. los la pendiente está determinada por el voltaje de entrada y el primario valor de inductancia del transformador. –Ld indica el pendiente negativa, que está determinada por la tasa de energía
descarga al lado secundario.
La figura 20 muestra la forma de onda de corriente del inductor cuando T revela el período de oscilación y Is revela la señal de control del pico de corriente del inductor. TON y TOFF varían incluso cuando se tiene mismo T, Is, Lu y –Ld.
Si se supone en la Fig. 21 que la corriente del inductor varía ∆ iL en t0, la variación "iL" de la corriente del inductor en t1 es mayor que ∆ iL en t0. Posteriormente, esta variación de corriente del inductor gradualmente aumenta, y como resultado, la oscilación subarmónica.
La figura 22 ilustra un caso cuando la variación de corriente del inductor ∆ iL ’en t1 es menor que L iL en t0. En este caso, corriente inductor las variaciones convergen gradualmente y la corriente del inductor se estabiliza.
Es necesario aplicar una compensación de pendiente al control señales para evitar tales oscilaciones subarmónicas cuando la corriente del inductor es continua y el ciclo de trabajo es mayor del 50%
La forma de onda de la corriente del inductor cuando la pendiente La compensación aplicada se muestra en la Fig.23.
La compensación de pendiente agrega la pendiente negativa de inclinación –Kc a la señal de control de la corriente máxima del inductor.
"IL" muestra la variación de la corriente del inductor en t1 cuando la compensación de pendiente no se aplica, y "iL" muestra el variación de la corriente del inductor en t1 cuando la compensación de la pendiente Está aplicado.
Por lo tanto, "iL" se puede cambiar por –Kc, y "IL" se vuelve más pequeño cuando –Kc es grande. Es necesario aplicar pendiente compensación para satisfacer la ecuación ∆ iL ≥ ∆ iL’s, es decir, I –Kc I ≥ I –1/2 Ld I como la condición que logra estable
operación.
Los circuitos típicos se muestran en las Fig. 24 y 25.
